This book presents an excellent collection of contributions addressing different aspects of high-level synthesis from both industry and academia. It includes an overview of available EDA tool solutions and their applicability to design problems.

四个HLS入门得例子，Xilinx暑假计划的作业，步骤特别详细，比一众的开发板教程要好的多，里面详细讲解了为什么进行这样的directives，以及这些directives的作用

Vivado Design Suite User Guide High-Level Synthesis。 UG902 (v2018.3) December 20, 2018。 The Xilinx® Vivado® High-Level Synthesis (HLS) tool transforms a C specification into a register transfer level (RTL) implementation that you can synthesize into a Xilinx field programmable gate array (FPGA). You can write C specifications in C, C++, or SystemC, and the FPGA provides a massively parallel architecture with benefits in performance, cost, and power over traditional processors. This chapter provides an overview of high-level synthesis.

最新官方文档，ug871-vivado-high-level-synthesis-tutorial.pdf

UG902 - Vivado Design Suite User Guide: High-Level Synthesis (v2019.1), UG902最新版本

HLS高层次综合，多大6大类，20多例程，并配有配套的PDF文档，非常好的资料!!

FPGA上的可扩展矩阵矩阵乘法 该存储库包括用于Xilinx FPGA的矩阵矩阵乘法（A * B = C）的纯Vivado HLS实现，使用Xilinx Vitis / SDx / SDAccel实例化内存和PCIe控制器并与主机接口。 在上进行的实验实现了一半，单精度和双精度的462 GFLOP / s，301 GFLOP / s和132 GFLOP / s，其中跨越三个SLR的路由是主要瓶颈，阻止了进一步扩展。 该代码不是特定于设备的，可以为Xilinx OpenCL运行时支持的任何Xilinx FPGA进行配置。 内核也已验证可在TUL KU115和Alveo U250板上执行，结果相似。 该实现使用脉动阵列方法，其中线性连接的处理元素计算对输出矩阵图块的外部乘积的不同贡献。 在 [1]中介绍了用于实现该内核的方法。 有关我们应用的优化技术的一般说明，请参阅有关的文章[2]。

ug902-vivado-high-level-synthesis（中文）、HLS学习必备开发文档

最近版本官方文档，ug902 Vivado Design Suite User Guide_ High-Level Synthesis.pdf，使用vivado详细步骤

初学Xilinx hls 资料，非常详细，大大提升FPGA开发的效率，官方推荐，全中文对于英文不好的朋友 可以看看。