纯Verilog逻辑实现Sobel是算法(串口发送Matlab处理后的图像数据,通过Sobel算法后在VGA上显示效果)

上传者: 18239447 | 上传时间: 2021-09-16 10:26:20 | 文件大小: 111.16MB | 文件类型: ZIP
本项目是使用Xilinx的ISE开发工具建立的工程,代码规范、可移植性强,保证下载者可以实现真实效果。文件分类清晰包括ISE工程、RTL代码、Sim仿真代码、Matlab代码。该工程并不只是Sobel核心算法的验证,而是通过串口发送Matlab处理后的图像数据,经过Sobel算法后在VGA上显示效果的真实应用。

文件下载

资源详情

[{"title":"( 313 个子文件 111.16MB ) 纯Verilog逻辑实现Sobel是算法(串口发送Matlab处理后的图像数据,通过Sobel算法后在VGA上显示效果)","children":[{"title":"Untitled.m <span style='color:#111;'> 197B </span>","children":null,"spread":false},{"title":"车牌号2.txt <span style='color:#111;'> 117.19KB </span>","children":null,"spread":false},{"title":"车牌号1.txt <span style='color:#111;'> 117.19KB </span>","children":null,"spread":false},{"title":"0_40000.txt <span style='color:#111;'> 117.19KB </span>","children":null,"spread":false},{"title":"0.txt <span style='color:#111;'> 117.19KB </span>","children":null,"spread":false},{"title":"......","children":null,"spread":false},{"title":"<span style='color:steelblue;'>文件过多,未全部展示</span>","children":null,"spread":false}],"spread":true}]

评论信息

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明