是基于apb总线下的timer外设的rtl代码,主要包括apb_timer的master逻辑verilog,以及相应的开发文档,包括寄存器的描述,功能特性等。
2022-03-24 22:07:31 420KB apb_timer verilog
1
xilinx's axi to apb bridge document
2022-02-25 10:18:55 1.11MB axitoapb bus security trustzone
1
支持APB接口的I2C驱动程序;内部有顶层调用的test模块,还有嵌入式的驱动函数,在Xilinx和altera的平台上都验证过,支持多种模式。总线接口已经改好了,可以直接挂到总线用,模块稳定可靠,内含完整寄存器说明文档。I2C总线 Verilog实现
2022-01-22 19:09:14 197KB APB总线 I2C总线 IIC verilog
1
uvm完整实例,APB+Uart,包含env,apb agent,uart agent, regmodel,scoreboard等,希望对初学者有点帮助!
2022-01-22 19:04:14 7KB APB UART UVM AMBA
1
AMBA_APB_2.0 Spec PDF
2022-01-20 19:04:33 277KB APB AMBA
1
AMBA协议集合,包括axi/apb/ahb/atb/ace,都是arm的官方文档。
2022-01-18 13:10:22 4.11MB axi apb
1
APB总线UART接口实现,采用Verilog硬件描述语言,实现了32位APB总线下的UART接口设计,能够完美支持各种传输模式和波特率,希望对初学者有点帮助。
2022-01-13 21:07:48 44KB APB总线 UART Verilog AMBA
1
AMBA - APB3总线协议中文版
2021-12-15 16:04:11 617KB APB AMBA 总线协议
1
AMBA 总线的2.0, 3.0, 4.0 版本, apb 总线, ahb 总线, axi 总线的集合
2021-11-17 15:09:17 3.81MB AMBA2.0 APB AHB AXI
1
AXI4及APB协议经典PPT整理
2021-10-26 18:01:50 5.62MB AXI APB
1