具有APB-BFM的DAC和ADC模型的UVM验证
这是一个小组项目。 具有APB BFM（总线功能模型）的UVM验证，已连接到两个只读DAC和两个只读ADC从器件。 该序列生成地址，并允许驱动程序告诉BFM选择哪个从站。 随后，四个监视器和记分板记录每个从站的测试结果。
top.sv顶部模块，包括测试，序列项，定序器和驱动程序
seq.svh序列
bfm_env.svh总线功能模型作为环境
intf.svh dac介面
adc_intf.svh adc接口
dac.sv给定的dac
adc.sv给定的adc
monitor1.svh DAC1监视器
monitor2_dac.svh DAC2监视器
monitor1_adc.svh ADC1监视器
monitor2_adc.svh ADC2监视器
记分板1.svh DAC1记分板
scoreboard2_dac.svh DAC2记分
2024-03-12 16:57:45
15KB
1
本文使用Verilog语言实现SM4加密协处理器：
使用Verilog完成XTEA/AES/SM4/MD5/SHA-1基本模块；
定义所需寄存器，添加APB总线接口，完成兼容APB总线的SM4协处理器设计；
2024-03-11 11:32:31
37KB
1
APB高速外设总线verilog源码 总线
2023-03-13 22:19:44
4KB
DW_apb_gpio_databook的资源，用于Synopsys的coreConsultant仿真
2023-03-11 23:10:46
971KB
1
文档结构
第一章 AMBA总线简介
第二章 AMBA信号
第三章 AMBA AHB
第四章 AMBA ASB
第五章 AMBA APB
第六章 AMBA 测试方法
2023-02-03 10:31:04
1.22MB
1