Verilog AXI组件自述文件 有关更多信息和更新： : GitHub存储库： : 介绍 AXI4和AXI4精简总线组件的集合。 大多数组件的接口宽度均可完全参数化。 包括利用完整cocotb测试平台。 文献资料 axi_adapter模块 具有可设置参数的数据和地址接口宽度的AXI宽度适配器模块。 支持INCR突发类型和窄突发。 包装axi_adapter_rd和axi_adapter_wr。 axi_adapter_rd模块 具有可设置参数的数据和地址接口宽度的AXI宽度适配器模块。 支持INCR突发类型和窄突发。 axi_adapter_wr模块 具有可设置参数的数据和地址接口宽度的AXI宽度适配器模块。 支持INCR突发类型和窄突发。 axi_axil_adapter模块 具有可设置参数的数据和地址接口宽度的AXI至AXI lite转换器和宽度适配器模块。 支持IN

AMBA_AXI总线中文详解.pdf

axi协议关于乱序和交织理解

Collection of PCI express related components. Includes PCIe to AXI and AXI lite bridges and a flexible, high-performance DMA subsystem. Currently supports operation with several FPGA families from Xilinx and Intel.

之前有四篇博客，详解阐述了通过AXI总线对DDR3读写测试的步骤以及相关原理，鉴于很对偶人可能会需要工程文件，这里在此进行上传，如有需要自行下载。

用于zynq的嵌入式部分的基于axi的串口

最全最新AMBA5总线规范数据手册，包括：AMBA 5 CHI Architecture Specification，AMBA Adaptive Traffic Profiles Specification，AMBA AHB/APB/ATB/CXS/DTI/LTI Protocol Specification，AMBA AXI and ACE Protocol Specification,AMBA AXI-Stream Protocol Specification,AMBA Generic Flash Bus Protocol Specification和AMBA Low Power Interface Specification。全部打包，不用到处寻找。

ug1037-vivado-axi-reference-guide Xilinx adopted the Advanced eXtensible Interface (AXI) protocol for Intellectual Property (IP) cores beginning with the Xilinx® Spartan®-6 and Virtex®-6 devices. Xilinx continues the use of the AXI protocol for IP targeting the UltraScale™ architecture, 7 series, and Zynq®-7000 All Programmable (AP) SoC devices. This document is intended to: Introduce key concepts of the AXI protocol. • Give an overview of what Xilinx tools you can use to create AXI-based IP. • Explain what features of AXI that have been adopted by Xilinx. • Provide guidance on how to migrate your existing design to AXI

绍了基于Zynq平台实现的JPEG图像压缩系统。该系统利用Zynq片上AXI总线实现了ARM与FPGA核间高吞吐率的数据交互操作，并结合了ARM和FPGA在嵌入式系统开发中各自的优势，对软硬件功能的实现进行了明确的划分。通过具体的实验测试，本系统的通用性及高效性得到了验证，并且该系统可方便地移植到不同的实际应用中。

基于Xilinx ISE的AXI CAN使用示例，介绍AXI CAN硬件配置，软核驱动库函数，波特率和过滤器设置，收发数据等。 https://blog.csdn.net/whik1194/article/details/129392466