fpga_adc示波_传至matlab进行处理 使用流程:首先将sof烧录至fpga,再按动key1键使能adc,然后由串口助手接收采集到的1024个点,保存为txt后经matlab进行处理并画出波形。
2021-04-15 15:46:40 4.64MB fpga 串口助手 matlab
1
本文主要介绍了FPGA串口通信RS232
2021-04-08 21:09:19 59KB FPGA RS232 串口通信 文章
1
里面包含程序,还有PDF文档说明……资料不过,共享给各位爱好者
2021-04-08 17:17:20 1.98MB FPGA串口IP核共享
1
fpga串口多字节、数据包发送。该资源是modelsim工程文件,下载后可直接用modelsim打开仿真。作者使用的版本是10.4
2021-04-08 02:54:35 52KB fpga verilog 串口发送 多字节
1
FPGA串口收发字符串之串口发送模块,有需要的同学可以下载!
2021-04-06 16:17:07 3KB FPGA串口 串口发送
1
参考《你好 fpga》编写的fpga串口通信代码。实现了从上位机发送一个数据立刻回复该数据到上位机的回环测试。其中的tx发送模块可以通过data_pro_gen模块单独测试,一秒发送一次自增数据,适合新手学习。
2021-03-23 15:47:15 13KB fpga 串口通信 回环测试 波特率9600
1
FPGA串口通信程序(Verilog).............................
2021-03-23 10:13:41 8KB FPGA 串口通信 Verilog
1
UART串口Verilog通信cpld quartus10.1逻辑工程源码+自定义uart协议说明,已在项目中使用,可以做为你的设计参考。 下位机与上位机通信协议: 1、通信采用异步串口通信,波特率为115.2KBPS, 2、上位机发送数据格式:55--F1--DATA1-- DATA2--FF DATA1 GPIO 输出高低控制; DATA2 GPIO 32路GPIO选择控制; 下位机uart CPLD接收数据【控制32路GPIO输】 55 F1 01 (00-1F) FF 32路GPIO中的一路输出高 55 F1 08
EPM240 CPLD UART串口通信 verilog Quartus ii 工程源码, 逻辑芯片为EPM240T100C5, quartus ii 10.1逻辑源码工程文件, verilog上电蜂鸣器响一声,3个LED灯闪烁,然后串口数据收发,串口波特率11520,1起始位8数据位1停止位,数据通信协议:发送55 F1 01 (DATA) FF 32路GPIO中的一路输出高,接收数据返回: AA AA BB CC DD 完整的quartus ii 10.1工程文件,可以做为你的设计参考。
配合本人所写FPGA教学系列文章使用,具体参考UART系列第二篇
2021-01-29 20:08:24 4KB verilog uart fpga 串口通信
1