都是心血整理，简单易懂！容易入门快速开发！包含代码示例、讲解、基础学习以及其他HDL硬件语言描述例程，是入门学习必备！

硬件描述语言Verilog（第四版）.pdf

二阶响应matlab代码

讲述硬件描述语言的书，非扫描版，非常清晰。

Verilog 硬件描述语言参考手册能对verilogz语言全面学习，

Verilog是一种硬件描述语言，和C语言神似。不过它并不是一种纯粹的计算机编程语言。虽然经过二者编写的代码都会经过编译，但Verilog代码并不会生成机器指令。你可以使用Verilog代码生成所设计的硬件电路，也可以编写测试文件（testbench）来验证自己的设计。这好比使用语言来生成电路设计，这种方式比画图设计可是方便多了呢

在数字通信系统中，数字调制与解调技术占有非常重要的地位。文中介绍了FSK调制解调的基本原理，用VHDL语言实现了2FSK调制解调器的设计，整个系统设计在MAX+plusII开发平台上进行编译仿真，最后在EPM7032LC44-15目标芯片上实现。仿真结果表明此设计方案是可行的，系统具有较高的实用性和可靠性。

包含了Verilog硬件编程语言的基本实例，相信对verilog数字设计的学者有很大帮助哦~~~

VHDL全名Very-High-Speed Integrated Circuit Hardware DescripTIon Language，诞生于1982年。1987年底，VHDL被IEEE和美国国防部确认为标准硬件描述语言 。自IEEE-1076（简称87版）之后，各EDA公司相继推出自己的VHDL设计环境，或宣布自己的设计工具可以和VHDL接口。1993年，IEEE对VHDL进行了修订，从更高的抽象层次和系统描述能力上扩展VHDL的内容，公布了新版本的VHDL，即IEEE标准的1076-1993版本，简称93版。VHDL和Verilog作为IEEE的工业标准硬件描述语言，得到众多EDA公司支持，在电子工程领域，已成为事实上的通用硬件描述语言。 本文为大家分享用vhdl语言编写的9秒倒计时器程序。 VHDL语言优势 （1）与其他的硬件描述语言相比，VHDL具有更强的行为描述能力，从而决定了他成为系统设计领域最佳的硬件描述语言。强大的行为描述能力是避开具体的器件结构，从逻辑行为上描述和设计大规模电子系统的重要保证。 （2）VHDL丰富的仿真语句和库函数，使得在任何大系统的设计

针对Multisim软件的元件库中缺少拨号集成电路元件，无法进行电话机电路仿真的情况，本文采用了Multisim提供的VHDL数字电路仿真模块，设计一个基于VHDL硬件描述语言的元件，并以此元件为基础，结合模拟元件进行拨号集成电路仿真设计。对设计的拨号集成电路HM9102D进行了功能测试，测试结果符合拨号集成电路的基本逻辑功能要求及信号的输入输出要求。该设计表明，对复杂的数模结合集成电路，采用VHDL模块与模拟电路相结合的方法可以方便地进行仿真设计。