verilog硬件描述语言
Verilog是一种硬件描述语言，和C语言神似。不过它并不是一种纯粹的计算机编程语言。虽然经过二者编写的代码都会经过编译，但Verilog代码并不会生成机器指令。你可以使用Verilog代码生成所设计的硬件电路，也可以编写测试文件（testbench）来验证自己的设计。这好比使用语言来生成电路设计，这种方式比画图设计可是方便多了呢
文件下载
评论信息
其他资源
- qt5实现的一个拼图游戏
- 一个简单的基于wifi的大棚温湿度监测系统
- 拉曼光谱特征峰提取的蚁群算法的Matlab程序
- matlab开发-永磁同步电机PMSM动态数学模型
- 京东抢购飞天茅台源码
- Geoda操作手册完整版
- jdk-8u40-windows-x64
- 栅格数据压缩—块状编码C#源码
- CANopen 详细介绍
- matlab 神经网络 遥感图像分类 可用程序
- Qt 实现钢笔画线效果示例及详细原理
- 研究软件演化过程建模
- NT39016E_V0.5_20081107.pdf
- Redis从入门到精通（深入剖析）【55集完整资料】14-redis-redis的五种数据结构1.avi
- 云南大学《离散数学》期中考试试卷.pdf
- mysql-connector-java-5.1.33-bin
- 任务书2（一元稀疏多项式计算器）数据结构报告
- 文本检测_opencv_DNN
- 最新UPC-EAN生成器 Amazon
- MyEclipse Getter/Setter 注释模板
- 火币网REST API （C#版）
- Webex文件(WRF)转为WMV专业工具
- JasperReport+iReport报表工具详细开发手册
- 项目运行可修改资源（js、html）配置文件
- Demo Android俄罗斯方块源码
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明