1、设计异步fifo读写控制，包括读空、写满模块设计，设计可变位宽与深度fifo存储单元。 2、基于UVM搭建验证平台，分别设计读与写agent，设计多个testcase验证设计功能。

讲了同步异步，时序设计，FPGA内部资源分析，时钟和复位，状态机，数电知识，信号处理知识，PFGA设计优化等等，前面列列举的只是一小部分。

DFT的matlab源代码 数字IC笔记整理 数电知识点 数字信号处理 IC知识点 FPGA原理 FPGA开发中，细节的描述总结： STA静态时序分析 两篇总结的很好的时序约束的文章： 结合上面一文整理的时序约束笔记: 跨时钟域 针对快时钟域到慢时钟域情况： 第三章 这个PPT对跨时钟域几种情况进行了很好的总结： 根据上面PPT总结的文档： 下面两篇专利介绍了深度不是2的幂的FIFO设计： 低功耗 第五章 协议相关 CRC相关 两个在线生成并行CRC Verilog代码工具： Glitch Free时钟切换 验证相关 SystemVerilog相关 SystemVerilog验证--测试平台编写指南： DFT相关 SOC相关 risc-v介绍博客： 博客对应代码repo: 此repo实现了一个简单的MIPS五级流水CPU： 实现简单MIPS五级流水CPU对应视频： 项目相关 Serdes相关 波形捕获率 插值滤波器 题目 经典题目 笔试题目 代码 参考书目清单 硬件架构的艺术英文原版： risc-v介绍博客： 博客对应代码repo: 工具篇

开源骚客SDRAM第一季功能仿真代码，自己跟着视频敲得 1.代码风格比较好 2.包括串口收发、sdram初始化模块、仲裁模块、读写模块等 3.所有代码按照课程进度来写的，适合一步步了解sdram功能及各模块时序要求 4.全都完成modelsim功能仿真

数字IC设计笔试面试经典100题，推荐看，都是常问的一些问题，有参考答案

The Art of Hardware Architecture--Design Methods and Techniques for Digital Circuits 作者 Mohit Arora

fpga面试题下载 求职者 数字IC 和FPGA开发岗位都可

【酒酒】数字IC手撕代码总结，1. 用任意语言写1:100的质数（7.17） 2 2. 奇数分频（三分频）（7.18） 3 3. 偶数分频（二分频）（7.19） 5 4. 画出可以检测10110串的状态转移图，要求每检测到一次该序列，输出两个周期的高电平信号，用低功耗方式（7.21） 6 5. 用verilog实现1bit信号边沿检测功能，输出一个周期宽度的脉冲信号 8 6. 异步复位，同步释放（7.22） 9 7. 跨时钟域（快时钟到慢时钟，或者是慢时钟到时钟）(7.23) 10 8. 序列信号发生器，在clk信号作用下周期性输出“0010110111” 12 9. 描述带进位输入、输出的两位全加器。端口：A/B为加数，CIN为进位输入，S为和，COUT为进位输出（7.24） 13 10. 写一个同步FIFO，给定深度和位宽(7.25) 14 11. 异步FIFO测试点：虽然不会写代码，但是要知道思想(7.26) 16 12. 握手（7.27） 17 13. 写一个100MHz的时钟(7.28) 18 14. 红绿灯（7.29） 19 15. 贩卖机（7.30） 19 ......

对VLSI的电路设计有较为精辟的讲解，且深入cmos模拟层，值得一读

IC测试的架构分析，测试方案的解读，了解IC测试到底测试了什么，那些内容