只为小站
首页
域名查询
文件下载
登录
硬件描述语言Verilog HDL
硬件描述语言(HDL)类似于计算机高级程序设计语言(如C语言等),它是一种以文本形式来描述数字系统硬件结构和功能的语言,用它语言可以表示逻辑电路图、逻辑表达式,还可以表示更复杂的数字逻辑系统所完成的逻辑功能(即行为)。人们还可以用HDL编写设计说明文档,这种文档易于存储和修改,适用于不同的设计人员之间进行技术交流,还能被计算机识别和处理,计算机对HDL的处理包括两个方面:逻辑仿真和逻辑综合。
2022-05-27 09:00:58
22.55MB
综合资源
fpga开发
1
VHDL硬件描述语言与数字逻辑电路设计
VHDL硬件描述语言与数字逻辑电路设计-侯伯亨.rar VHDL硬件描述语言与数字逻辑电路设计-侯伯亨.rar VHDL硬件描述语言与数字逻辑电路设计-侯伯亨.rar
2022-05-08 11:48:33
16.9MB
VHDL
数字逻辑电路设计
侯伯亨
1
Verilog硬件描述语言入门学习教程
非常好的Verilog硬件描述语言简明学习教程,适合新手入门学习,快速上手FPGA开发。
2022-05-06 15:06:48
604KB
Verilog教程
FPGA
硬件描述语言
1
《VERILOG HDL硬件描述语言》
本书简要介绍了Verilog硬件描述语言的基础知识,包括语言的基本内容和基本结构 ,以及利用该语言在各种层次上对数字系统的建模方法。书中列举了大量实例,帮助读者掌握语言本身和建模方法,对实际数字系统设计也很有帮助。本书是Verilog HDL的初级读本,适用于作为计算机、电子、电气及自控等专业相关课程的教材,也可供有关的科研人员作为参考书。 目 录 译者序 前言 第1章 简介 1 1.1 什么是Verilog HDL? 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描述方式 5 2.4 行为描述方式 6 2.5 结构化描述形式 8 2.6 混合设计描述方式 9 2.7 设计模拟 10 第3章 Verilog语言要素 14 3.1 标识符 14 3.2 注释 14 3.3 格式 14 3.4 系统任务和函数 15 3.5 编译指令 15 3.5.1 `define和`undef 15 3.5.2 `ifdef、`else 和`endif 16 3.5.3 `default_nettype 16 3.5.4 `include 16 3.5.5 `resetall 16 3.5.6 `timescale 16 3.5.7 `unconnected_drive和 `nounconnected_drive 18 3.5.8 `celldefine 和 `endcelldefine 18 3.6 值集合 18 3.6.1 整型数 18 3.6.2 实数 19 3.6.3 字符串 20 3.7 数据类型 20 3.7.1 线网类型 20 3.7.2 未说明的线网 23 3.7.3 向量和标量线网 23 3.7.4 寄存器类型 23 3.8 参数 26 第4章 表达式 28 4.1 操作数 28 4.1.1 常数 28 4.1.2 参数 29 4.1.3 线网 29 4.1.4 寄存器 29 4.1.5 位选择 29 4.1.6 部分选择 29 4.1.7 存储器单元 30 4.1.8 函数调用 30 4.2 操作符 30 4.2.1 算术操作符 31 4.2.2 关系操作符 33 4.2.3 相等关系操作符 33 4.2.4 逻辑操作符 34 4.2.5 按位操作符 35 4.2.6 归约操作符 36 4.2.7 移位操作符 36 4.2.8 条件操作符 37 4.2.9 连接和复制操作 37 4.3 表达式种类 38 第5章 门电平模型化 39 5.1 内置基本门 39 5.2 多输入门 39 5.3 多输出门 41 5.4 三态门 41 5.5 上拉、下拉电阻 42 5.6 MOS开关 42 5.7 双向开关 44 5.8 门时延 44 5.9 实例数组 45 5.10 隐式线网 45 5.11 简单示例 46 5.12 2-4解码器举例 46 5.13 主从触发器举例 47 5.14 奇偶电路 47 第6章 用户定义的原语 49 6.1 UDP的定义 49 6.2 组合电路UDP 49 6.3 时序电路UDP 50 6.3.1 初始化状态寄存器 50 6.3.2 电平触发的时序电路UDP 50 6.3.3 边沿触发的时序电路UDP 51 6.3.4 边沿触发和电平触发的混合行为 51 6.4 另一实例 52 6.5 表项汇总 52 第7章 数据流模型化 54 7.1 连续赋值语句 54 7.2 举例 55 7.3 线网说明赋值 55 7.4 时延 55 7.5 线网时延 57 7.6 举例 57 7.6.1 主从触发器 57 7.6.2 数值比较器 58 第8章 行为建模 59 8.1 过程结构 59 8.1.1 initial 语句 59 8.1.2 always语句 61 8.1.3 两类语句在模块中的使用 62 8.2 时序控制 63 8.2.1 时延控制 63 8.2.2 事件控制 64 8.3 语句块 65 8.3.1 顺序语句块 66 8.3.2 并行语句块 67 8.4 过程性赋值 68 8.4.1 语句内部时延 69 8.4.2 阻塞性过程赋值 70 8.4.3 非阻塞性过程赋值 71 8.4.4 连续赋值与过程赋值的比较 72 8.5 if 语句 73 8.6 case语句 74 8.7 循环语句 76 8.7.1 forever 循环语句 76 8.7.2 repeat 循环语句 76 8.7.3 while 循环语句 77 8.7.4 for 循环语句 77 8.8 过程性连续赋值 78 8.8.1 赋值—重新赋值 78 8.8.2 force与release 79 8.9 握手协议实例 80 第9章 结构建模 83 9.1 模块 83 9.2 端口 83 9.3 模块实例语句 83 9.3.1 悬空端口 84 9.3.2 不同的端口长度 85 9.3.3 模块参数值 85 9.4 外部端口 87 9.5 举例 89 第10章 其他论题 91 10.1 任务 91 10.1.1 任务定义 91 10.1.2 任务调用 92 10.2 函数 93 10.2.1 函数说明部分 93 10.2.2 函数调用 94 10.3 系统任务和系统函数 95 10.3.1 显示任务 95 10.3.2 文件输入/输出任务 97 10.3.3 时间标度任务 99 10.3.4 模拟控制任务 99 10.3.5 定时校验任务 100 10.3.6 模拟时间函数 101 10.3.7 变换函数 102 10.3.8 概率分布函数 102 10.4 禁止语句 103 10.5 命名事件 104 10.6 结构描述方式和行为描述方式的 混合使用 106 10.7 层次路径名 107 10.8 共享任务和函数 108 10.9 值变转储文件 110 10.9.1 举例 111 10.9.2 VCD文件格式 112 10.10 指定程序块 113 10.11 强度 114 10.11.1 驱动强度 114 10.11.2 电荷强度 115 10.12 竞争状态 116 第11章 验证 118 11.1 编写测试验证程序 118 11.2 波形产生 118 11.2.1 值序列 118 11.2.2 重复模式 119 11.3 测试验证程序实例 123 11.3.1 解码器 123 11.3.2 触发器 124 11.4 从文本文件中读取向量 126 11.5 向文本文件中写入向量 127 11.6 其他实例 128 11.6.1 时钟分频器 128 11.6.2 阶乘设计 130 11.6.3 时序检测器 132 第12章 建模实例 136 12.1 简单元件建模 136 12.2 建模的不同方式 138 12.3 时延建模 139 12.4 条件操作建模 141 12.5 同步时序逻辑建模 142 12.6 通用移位寄存器 145 12.7 状态机建模 145 12.8 交互状态机 147 12.9 Moore有限状态机建模 150 12.10 Mealy型有限状态机建模 151 12.11 简化的21点程序 153 附录 语法参考 157 参考文献 172
2022-05-05 20:21:07
3.98MB
Verilog
HDL
1
51黑论坛_Verilog HDL硬件描述语言.pdf
都是心血整理,简单易懂!容易入门快速开发!包含代码示例、讲解、基础学习以及其他HDL硬件语言描述例程,是入门学习必备!
2022-03-09 16:28:31
1.11MB
FPGA
Verilog
1
硬件描述语言Verilog(第四版).pdf
硬件描述语言Verilog(第四版).pdf
2022-02-23 19:14:40
5.45MB
硬件描述语言Verilog(第四版).pdf
1
VERILOG HDL硬件描述语言(超清晰PDF,3.9M)
讲述硬件描述语言的书,非扫描版,非常清晰。
2022-01-23 22:48:21
3.98MB
VERILOG
HDL
硬件描述语言
PDF
1
Verilog 硬件描述语言参考手册
Verilog 硬件描述语言参考手册能对verilogz语言全面学习,
2022-01-12 19:00:49
1.76MB
Verilog
参考手册,
1
verilog硬件描述语言
Verilog是一种硬件描述语言,和C语言神似。不过它并不是一种纯粹的计算机编程语言。虽然经过二者编写的代码都会经过编译,但Verilog代码并不会生成机器指令。你可以使用Verilog代码生成所设计的硬件电路,也可以编写测试文件(testbench)来验证自己的设计。这好比使用语言来生成电路设计,这种方式比画图设计可是方便多了呢
2022-01-03 10:39:29
26.54MB
verilog
1
基于VHDL的2FSK调制解调器设计
在数字通信系统中,数字调制与解调技术占有非常重要的地位。文中介绍了FSK调制解调的基本原理,用VHDL语言实现了2FSK调制解调器的设计,整个系统设计在MAX+plusII开发平台上进行编译仿真,最后在EPM7032LC44-15目标芯片上实现。仿真结果表明此设计方案是可行的,系统具有较高的实用性和可靠性。
2021-12-30 16:09:53
83KB
调制
解调
频移键控
超高速集成电路硬件描述语言
1
个人信息
点我去登录
购买积分
下载历史
恢复订单
热门下载
基于Matlab的PI/4 DQPSK的调制解调源代吗
多机器人编队及避障仿真算法.zip
python大作业--爬虫(完美应付大作业).zip
Plexim Plecs Standalone 4.1.2 x64.7z
Steam离线安装版
opcua服务器模拟器+opcua客户端工具.rar
华为OD机试真题.pdf
股票价格预测-LSTM-TCN-GBDT:使用四种算法(LSTM,TCN,GRU,GBDT)进行股票价格的预测和预测结果的检验。有四种算法(LSTM,TCN,GRU,GBDT)用于预测股价并检验预测结果-源码
鲸鱼优化算法 WOA matlab源代码(详细注释)
2019和2021年华为单板通用硬件笔试题及答案
大学生网页设计大作业-5个网页设计制作作品自己任选
2019西门子杯六部十层电梯群控参考程序.zip
现代操作系统原理与实现.pdf
基于S函数的BP神经网络PID控制器及Simulink仿真和对应代码模型.zip
OLED显示温度和时间-STM32F103C8T6(完整程序工程+原理图+相关资料).zip
最新下载
WinFormSchool.7z
X002 云开发校园微社区微信小程序源码 兼职交友 二手交易
(完整word版)基于MATLAB的PCM脉冲编码调制仿真.doc
基于Matlab的脉冲编码调制(PCM)系统设计与仿真
jQuery H5结婚倒计时邀请函电子请帖模板.zip
基于Matlab的脉冲编码调制(PCM)系统设计与仿真.doc
STM32F407VET6工程模板
脉冲编码调制仿真设计 PCM matlab环境
PLCS7-1200,单部六层电梯程序
数字式竞赛抢答器PCB.zip
其他资源
微信小程序源码-合集8
uboot移植文档.zip
MDK配色方案-仿照Notepad++主题色
转速电流双闭环直流调速系统设计与仿真带程序
36.211 36.212 36.213中英文对照协议
数据挖掘关联规则分析数据集
umat vumat ppt教程
最新仿蚂蚁帮扶、众人帮任务悬赏平台系统源码.7z
C++双向链表类及四种多线程安全读写测试用例
好用的SqlServerHelper.cs工具类
JAVA通过实体生成数据库表
黑龙江省geojson数据(2021年1月更新,echarts等图表可用)
语音播放(WT588D一线串口)
学习机械臂的几本书,其中有一本专门讲并联臂
电磁轨道炮模拟程序
Aspose.cells使用文档及类库合辑
U810.1数据字典
java 并发内容整理.xmind
jvm垃圾回收机制:.md
SI2301_2.0.pdf
trio控件Demo
Manifolds, Tensor Analysis and Applications
vc++图像处理程序设计
Android记事本的实现