三段式状态机 四种状态循环 实现18盏led灯四种不同显示方式
2019-12-21 21:36:40 3KB verilog 流水灯/跑马灯
1
这是我用Matlab 的HDL Coder工具,然后结合Altera的CycloneII芯片FPGA视频图像开发平台仿真调试,这是最终版的源代码。为省去大家纠结的痛苦,请注意:pixelin是像素输入;x_in,y_in分别是像素点坐标位置;clkenble是时钟使能;width,height分别是图像的宽和高;pixelout是输入像素点对应的均衡化因子,用它*255/(width*height)就是均衡化后的像素值;
2019-12-21 21:36:19 16KB FPGA图像处理 verilog HDL直方图
1
如果你是肥大学子,在做verilog课程设计,不用再看了,这就是你需要的! 此版本word内部的程序皆已经敲好了。经过自己验证完全能用。 功能描述:此数字跑表由三个按键控制,按键功能如下: SW1:实现暂停、开始以及数据的保存 SW2:实现清零 SW3:实现已保存数据的显示
2019-12-21 21:34:12 35KB verilog 数字 跑表
1
总线轮询仲裁器Verilog实现,提供了一个基本的轮询方式总线仲裁器,值得参考
2019-12-21 21:32:32 10KB 总线 Verilog
1
计算机组成原理实验作业,利用modelsim实现CPU流水线工作流程的模拟工作,能够支持加载指令、分支指令、跳转指令的冒险处理,希望给初学者带来一定的帮助。
2019-12-21 21:32:26 18.2MB Verilog Modelsim 流水线 MIPS指令集
1
verilog实现SPI的传输,包括RTL级源码和仿真文件等
2019-12-21 21:27:41 2.5MB SPI
1
verilog编程实现了MIPSCPU的多周期实现。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。
2019-12-21 21:26:59 166KB verilog MIPS CPU modelsim
1
FFT的verilog实现,这是专门的工程文件,可以试验仿真。
2019-12-21 21:24:28 371KB fft verilog
1
verilog实现rs码 reed_solomon.v rs_testbench.v
2019-12-21 21:24:13 5KB rs verilog
1
Verilog实现阵列乘法器,采用的是流水线的做法
2019-12-21 21:23:18 1KB Verilog HDL 阵列
1