FFT的verilog实现

上传者: u012147999 | 上传时间: 2019-12-21 21:24:28 | 文件大小: 371KB | 文件类型: rar
FFT的verilog实现,这是专门的工程文件,可以试验仿真。

文件下载

资源详情

[{"title":"( 18 个子文件 371KB ) FFT的verilog实现","children":[{"title":"fft","children":[{"title":"FFT_xmdf.tcl <span style='color:#111;'> 3.03KB </span>","children":null,"spread":false},{"title":"coregen.cgp <span style='color:#111;'> 527B </span>","children":null,"spread":false},{"title":"FFT.ngc <span style='color:#111;'> 823.14KB </span>","children":null,"spread":false},{"title":"FFT.xco <span style='color:#111;'> 1.75KB </span>","children":null,"spread":false},{"title":"tmp","children":[{"title":"_cg","children":null,"spread":false}],"spread":true},{"title":"FFT_flist.txt <span style='color:#111;'> 152B </span>","children":null,"spread":false},{"title":"FFT_readme.txt <span style='color:#111;'> 1.85KB </span>","children":null,"spread":false},{"title":"FFT.v <span style='color:#111;'> 944.66KB </span>","children":null,"spread":false},{"title":"_xmsgs","children":null,"spread":false},{"title":"coregen.log <span style='color:#111;'> 130B </span>","children":null,"spread":false},{"title":"FFT.vhd <span style='color:#111;'> 1.19MB </span>","children":null,"spread":false},{"title":"FFT.veo <span style='color:#111;'> 3.06KB </span>","children":null,"spread":false},{"title":"coregen.rsp <span style='color:#111;'> 287B </span>","children":null,"spread":false},{"title":"FFT.sym <span style='color:#111;'> 2.91KB </span>","children":null,"spread":false},{"title":"templates","children":[{"title":"coregen.xml <span style='color:#111;'> 2.91KB </span>","children":null,"spread":false}],"spread":false},{"title":"FFT.vho <span style='color:#111;'> 3.91KB </span>","children":null,"spread":false},{"title":"wrap_TRIG_ROM.mif <span style='color:#111;'> 304B </span>","children":null,"spread":false},{"title":"fft.ise_ISE_Backup <span style='color:#111;'> 218.21KB </span>","children":null,"spread":false},{"title":"fft.ise <span style='color:#111;'> 218.85KB </span>","children":null,"spread":false},{"title":"FFT.asy <span style='color:#111;'> 1.81KB </span>","children":null,"spread":false}],"spread":false}],"spread":true}]

评论信息

  • m0_49304754 :
    。不是verilog,水货
    2021-05-07
  • FPGA辰 :
    。不是verilog,水货
    2021-05-07
  • u014724434 :
    名不副实,水货。别说程序了,就连工程都打不开,看不了主代码。
    2014-07-11
  • 不曾走远-你呢 :
    名不副实,水货。别说程序了,就连工程都打不开,看不了主代码。
    2014-07-11
  • u010484543 :
    好像不是verilog代码吧,不过还是感谢你的分享
    2013-11-27
  • u010484543 :
    好像不是verilog代码吧,不过还是感谢你的分享
    2013-11-27

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明