文件下载
资源详情
[{"title":"（ 1 个子文件 1KB ） 用Verilog实现阵列乘法器","children":[{"title":"用Veril实现乘法器.txt <span style='color:#111;'> 3.26KB </span>","children":null,"spread":false}],"spread":true}]
评论信息
-
-
-
shanshan7897 :就是个乘法器嘛，为啥说是阵列乘法器，我还以为是算矩阵乘法的呢2016-10-24 -
-
yuwade3 :不是像平行四边形一样规则的阵列，部分积的位数不一致，不是我想要的阵列乘法器2016-02-24
-
-
colin0508 :觉得还可以，也就是有点啰嗦2015-05-26
-
-
chenmo901001 :程序不错，配上一些讲解就好了，看不太懂2014-10-15
-
其他资源
- Mesh_Model_Specification v1.0
- 中北大学博士研究生入学考试真题矩阵论
- 快思聪中控编程软件
- labview做的串口接收并波形显示，并存储，以及回放功能
- 数字图像处理与分析(贾永红).pdf
- 数据库课程设计（图书管理系统）
- 基于java的房屋租借管理系统
- Unity游戏设计与实现.pdf
- launchce.exe
- 西工大NOJ100+解答
- Python-100-Days
- java多线程实现距离向量路由算法
- QT5串口工程源代码（上位机）
- TL-WR703N不死UBOOT的编程器固件
- 中国“新基建”发展研究报告.pdf
- 桌面雪花生成器 Setup 1.0.0.exe
- caffe imagenet_mean.binaryproto
- spring源码编译时缺少的类cglib，objenesis，castor
- ssh框架的订餐系统
- Vb.NET数据库开发经典案例解析
- 一个不错的flash个人简历
- DNN_语音增强
- VC++6.0 分布式坦克大战游戏 源码
- 技嘉970ADS3P_REV1.0
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明