文件下载
资源详情
[{"title":"（ 1 个子文件 1KB ） 用Verilog实现阵列乘法器","children":[{"title":"用Veril实现乘法器.txt <span style='color:#111;'> 3.26KB </span>","children":null,"spread":false}],"spread":true}]
评论信息
-
-
-
shanshan7897 :就是个乘法器嘛，为啥说是阵列乘法器，我还以为是算矩阵乘法的呢2016-10-24 -
-
yuwade3 :不是像平行四边形一样规则的阵列，部分积的位数不一致，不是我想要的阵列乘法器2016-02-24
-
-
colin0508 :觉得还可以，也就是有点啰嗦2015-05-26
-
-
chenmo901001 :程序不错，配上一些讲解就好了，看不太懂2014-10-15
-
其他资源
- 西门子 PC Access Smart V2.0
- MATLAB mapping toolbox
- 三轴云台 源代码 原理图 软件
- 基于51单片机步进电机控制系统Proteus仿真设计(源程序及仿真) 加减速 正反转
- Android 俄罗斯方块简单源码
- MIMO雷达比幅单脉冲测角精度分析
- opencv-contrib_python-3.4.2.16-cp37-amd64.zip
- 独立任务最优调度问题+算法设计
- 准考证制作打印 软件
- jspSmartUpload.jar(默认支持UTF-8编码)
- cmder_1.3.17.1082
- eos6d-快速指南.pdf
- 5移动用户体验设计：错误状态
- DNA旋转特效.html
- VSCodeUserSetup-x64-1.53.0.rar
- DiscordSetup.exe
- 一个简单的html
- matlab高斯信道dbpsk分析
- VS之txt文件操作
- 利用matlab求时均速度
- 计算理论导引 作业题
- Teamcenter 船舶解决方案PLM
- db2数据库驱动jar包
- ClamAV病毒签名方法大全
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明