dsp28335 rs485 FIFO接收

编程语言为Verilog，工程包含DAC数模转换、ADC采集、FIFO存储器、UART串口发送等部分。可实现128点连续AD采集，代码中可通过改变FIFO存储器的深度、adc_fifo.v和fifo_uart_tx.v两个模块中的计数器改变采集的点数。系统留出了Start端口，可连接按键，实现一键采样，全程自动采样并且通过串口发送采集到的数据。工程中还添加了整套系统的仿真文件，可通过modelsim实现仿真，代码讲解对应《FPGA学习笔记》专栏下的《数据采集传输系统设计》系列文章。

对于 28XX 串口 SCI FIFO 发送接收 很有帮助

异步FIFO设计原理与设计方法以及重要问题汇总（包含verilog代码-Testbench-仿真结果）

基于Xilinx （AMD）的Vivado 平台，使用FPGA实现的DDR控制器的工程源码： 1、对外接口打包成了FIFO，对DDR的操作时序大大简化； 2、含例化好了的DDR IP核（接口为native接口），以及示例工程自带的DDR仿真模型； 3、详细的设计源码（含注释），详细的仿真源码、仿真设置和仿真结果； 4、更多说明请参考本人博文《https://wuzhikai.blog.csdn.net/article/details/121841813》。

ov7670(无fifo，上位机显示)

摘要：文章详细介绍了IDT公司生产的新型先进先出异步CMOS FIFO存储寄存器芯片IDT7203的组成结构、功能原理和运行方式，分析了它的字长和字深的扩展方法。给出了IDT7203芯片在虚拟示波器硬件系统设计中的应用方法。     关键词：先进先出 存储器 单片机 数据传输 IDT7203 在某些高速数据传输和实时显示控制领域中，往往需要对数据实现快速存储和发送。而要实现这种高速数据的传输，则必须对数据进行快速采集、顺序存储和传送，而传统的存储器（如RAM系列）却无法胜任。IDT72XX系列是IDT公司新推出的先进先出（FIFO）存贮器芯片。它具有双口输入输出、采集传送速度快和先进先出

FPGA中的亚稳态 毛刺 异步FIFO 介绍亚稳态、毛刺以及异步FIFO

SV小项目—异步fifo的简单验证环境搭建（全）_Verification_White的博客-CSDN博客_fifo验证.mht

ise modelsim联合仿真示例工程，FIFO写数据，读数据指示到LED上。