本设计方案描述了为不同宽度读写数据端口的数据宽度转换，怎样基于FPGA的FIFO实现共有时钟（同步）。可以使用Xilinx的Spartan II系列FPGA实现这种FIFO。这个方法使用了片上DLL（延迟锁相环）宏、分布式存储器和简单的计数器逻辑。
2021-08-10 00:12:24
60KB
1
使用RAM搭建的异步FIFO verilog代码、与Xilinx IP放在一起仿真对比，对比结果一致
2021-08-07 09:10:57
300KB
1
处理器F407zgt6（有FSMC就可以，没有的话如F103Rb要自己写时序）OV7670无晶振无FIFO实现TFT屏摄像头
2021-08-03 09:46:08
8.54MB
1
本文介绍了在FPGA上利用SoPC技术设计实现某机载数据传榆设备与机载专用计算机进行通信的ARINC429通信协议，实现了对ARINC429数据的一发一收。该系统模块充分利用了FPGA硬件可编程性、高度集成性、实时性的特点。测试表明，该系统具有速度快、可靠性高等优点。
2021-07-30 09:07:17
246KB
1
关于FPGA在解析带有数据包协议的数据存储问题。FPGA先根据数据包协议接收数据并存储到RAM，在接收到完整一包数据后，将数据从RAM转移到FIFO中，后端的数据处理或者数据转发可以直接从FIFO读取。本代码模拟数据写入RAM，然后到FIFO过程。开发环境 Quartus18.1 ，开发语言 Verilog，仿真软件 Modelsim 6.6c
2021-07-28 11:06:04
6.33MB
1
STM32S示波器 源码20.支持查看整个FIFO内的波形，仅对单次模式有效
2021-07-25 13:02:12
918KB
1
FIFO轻量级环形缓冲管理器开源库--可嵌入式移植
blog: https://blog.csdn.net/Wekic/article/details/119046393
2021-07-24 10:01:32
1.11MB
1