异步FIFO设计（经典文档）

关于设计中FIFO应该选择多大的问题，一个很好的学习资料

异步FIFO和同步FIFO可综合程序及讲解，以及异步FIFO的测试代码，并对FIFO内原理有着详细的讲解。

FPGA+USB68013+SDRAM+FIFO，GPIF模式读写4端口sdram，已在硬件平台上实现，altera环境，verilog语言

许多设计需要FIFO弹性缓冲器，在不同时钟速率的次系统和通道的需求中形成桥梁。然而，在某些应用中，需要FIFO缓冲器实现数据转换。一个例子是，通过FIFO缓冲器，将8位ADC连接到16位数据总线的微处理器（图1）。不幸地，大部分普遍使用的FIFO缓冲器不适于这个应用。本设计方案描述了为不同宽度读写数据端口的数据宽度转换，怎样基于FPGA的FIFO实现共有时钟（同步）。可以使用Xilinx的Spartan II系列FPGA实现这种FIFO。这个方法使用了片上DLL（延迟锁相环）宏、分布式存储器和简单的计数器逻辑（图2）。 　　FIFO输入数据的宽度为8位；然而，输出数据的宽度为16位

该资源是自己独立完成的，不仅实现了sdram的读写，刷新功能，而且还将其封装成的fifo，fifo也是自己写的，没有调用ip核。可以直接仿真，包含sdram_pluse仿真模块 SDRAM配置参数：突发写 长度为 1，读潜伏期为2，每次读写长度为10，row的范围为0-271，col的范围为0-480，row += 1, col += 10 SDRAM_FIFO可以自己查看，就不细说了。width = 16 depth = 512， 写的很简单，注释也很全，容易二次修改与学习

关于MPU9250的所有操作，从读取到配置到数据计算，对每一个函数都进行了功能的说明以及函数意义，对配置9250的操作，哪些数值的设置注意规范也有详细的介绍，是一个非常好用的Arduino库，内含I2C，SPI，FIFO等操作教程

FT2232H是FTDI的第五代USB设备。FT2232H是一个USB 2.0高速(480Mb/s)到UART/FIFO IC，它有能力配置在各种工业标准串行或并行接口。 FT2232H唯一通道A可以配置为FT245风格的同步FIFO接口。在这种模式下配置时，所使用的引脚和信号的描述见表3.6。要进入此模式，外部EEPROM必须设置为端口为245模式。然后应用程序向FTDI驱动程序发送一个软件命令(Set Bit Mode option)，告诉芯片进入单通道同步FIFO模式。

深度不为2的幂次方的异步FIFO设计！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！

移植按键队列 整个工程只用到GPIO和滴答定时器