FFT算法在FPGA上的verilog实现 详解 Implementation of Fast Fourier Transform (FFT) on FPGA using Verilog HDL

AES_加解密_verilog实现，项目内容，已完成代码有注释，不懂联系

verilog实现I2C通信的slave模块源码状态机设计可做I2C接口的仿真模型,module I2C_slv ( input [6:0] slv_id, input RESET, input scl_i, //I2C clk input sda_i, //I2C data in input [7:0] I2C_RDDATA, ////////////////////////output reg sda_o, //I2C data out output reg reg_w, //reg w ..

Verilog实现uart串口协议，波特率可选9600、19200、38400、115200。8位数据为，1位校验位，1位停止位。核心代码包括UART ,TX，RX，Baud，FIFO ， 以及uart_tb测试激励文件，可以做为你的设计参考。

Verilog实现闰年的判断(ISE8.21中调试通过).7z

通用串口是远程通信接口，在数字系统中使用很普遍，是一个很重要的部件本设计使用了Verilog HDL语言描述硬件功能，利用Quartus II 13.0在FPGA 芯片上综合描述，利用模块化设计方法设计 UART（通用异步收发器）的各个模块。其中包括波特率控制、SRAM存储、UART数据接收器、UART数据发送器、数码管显示，本设计采用外部时钟50MHZ，波特率4800和9600可设定。资源中附有代码和quartusII的工程文件,由于作者水平有限,若有不足之处欢迎指正。

verilog实现含FIFO的RS232串口收发程序 环境quartus 8.1 以上

用verilog 实现了国密4算法，软件平台为vivado2013.3，整个工程含有仿真软件，适合相关研究人员参考和查看。

SPI工作于模式3，与铁电存储器FM25V01通信实现存储器的读写，已在实验板上实现

这个资源的SPI_salver部分主要来源于博客，我自己修改了一部分。SPI_master部分是我自己写的，同时添加了testbench文件，在vivado平台上仿真通过，K7硬件上也验证成功。建议先看我的博客再下载。