( 1 个子文件 2KB ) verilog实现I2C通信的slave模块源码状态机设计可做I2C接口的仿真模型.rar
[{"title":"( 1 个子文件 2KB ) verilog实现I2C通信的slave模块源码状态机设计可做I2C接口的仿真模型.rar","children":[{"title":"I2C_slv.v <span style='color:#111;'> 8.64KB </span>","children":null,"spread":false}],"spread":true}]