基于FPGA的uart接口电路设计verilog实现

上传者: 40223983 | 上传时间: 2020-04-24 16:50:30 | 文件大小: 4.55MB | 文件类型: ZIP
通用串口是远程通信接口,在数字系统中使用很普遍,是一个很重要的部件本设计使用了Verilog HDL语言描述硬件功能,利用Quartus II 13.0在FPGA 芯片上综合描述,利用模块化设计方法设计 UART(通用异步收发器)的各个模块。其中包括波特率控制、SRAM存储、UART数据接收器、UART数据发送器、数码管显示,本设计采用外部时钟50MHZ,波特率4800和9600可设定。资源中附有代码和quartusII的工程文件,由于作者水平有限,若有不足之处欢迎指正。

文件下载

资源详情

[{"title":"( 125 个子文件 4.55MB ) 基于FPGA的uart接口电路设计verilog实现","children":[{"title":"uart_top.jdi <span style='color:#111;'> 226B </span>","children":null,"spread":false},{"title":"uart_top.sof <span style='color:#111;'> 350.24KB </span>","children":null,"spread":false},{"title":"uart_top.flow.rpt <span style='color:#111;'> 7.54KB </span>","children":null,"spread":false},{"title":"uart_top.fit.summary <span style='color:#111;'> 610B </span>","children":null,"spread":false},{"title":"uart_top.fit.rpt <span style='color:#111;'> 158.01KB </span>","children":null,"spread":false},{"title":"......","children":null,"spread":false},{"title":"<span style='color:steelblue;'>文件过多,未全部展示</span>","children":null,"spread":false}],"spread":true}]

评论信息

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明