搜索【CPLD】的结果

pipline-mips-cpu.zip

流水线CPU设计，基于MIPS指令集，在vivado平台

2021-06-09 16:05:50 1.38MB fpga/cpld

1

IEEE_systemverilog_1800-2017.zip

systemverilog官方文档

2021-06-08 18:04:47 8.64MB 数字IC设计 数字IC验证 fpga/cpld

1

基于CPLD的线阵CCD-TCD1501D驱动时序的设计实现

根据线阵CCD图像传感器TCD1501D的驱动时序要求，使用CPLD芯片EPM7128LC84-15设计了其驱动时序电路，并在相应的软件上进行了仿真。同时，在相应的硬件电路上实现了驱动波形并在示波器上加以验证。该方法有集成度高、调试方便等优点。

2021-06-06 15:41:38 21KB 线阵CCD CPLD 驱动时序设计 文章

1

FPGA密码锁程序-Quartus

FPGA密码锁程序，采用Quartus软件调试，VHDL语言编写，实现了密码的预设、更改、错误报警功能，密码的输入和确认来自4*4键盘

2021-06-05 21:37:11 514KB fpga/cpld vhdl 密码锁 行列键盘

1

FPGA千兆以太网程序案列

2021-06-03 14:03:31 141KB fpga/cpld

1

GPIB接口的CPLD实现.rar

GPIB接口的CPLD实现rar,CPLD GPIB接口 EDA

2021-06-03 03:00:44 195KB 技术案例

1

VHDL 实验四八位七段数码管动态显示电路的设计

当设计文件加载到目标器件后，将数字信号源模块的时钟选择为 1KHZ，拨动四位拨动开关，使其为一个数值，则八个数码管均显示拨动开关所表示的十六进制的值。

2021-05-26 18:13:46 408KB vhdl fpga/cpld

1

基于C51单片机的出租车计价器

基于C51 单片机的课程设计，包含文档说明，一概俱全。实用CPLD产生脉冲模拟车轮信号。只供学习，不建议抄袭。

2021-05-25 14:28:45 404KB C51 单片机 CPLD

1

Verilog 语言实现2倍频程序

简单的verilog程序，实现输出信号为输入信号的2倍频。

2021-05-24 11:32:09 280B CPLD Verilog 倍频

1

FPGA／CPLD边练边学—快速入门Verilog／VHDL

特权的《FPGA／CPLD边练边学—快速入门Verilog／VHDL》，缺“第4章 Verilog与VHDL语法基础”。

2021-05-22 17:07:55 5.73MB FPGA CPLD Verilog 特权

1