MIPS_CPU设计实验，可以在logisim平台上运行，将cicr代码复制到EduCoder可以直接通过，华中科技大学谭志虎，本实训项目将帮助学生掌握 CPU 控制器设计的基本原理，能利用硬布线控制器的设计原理在 Logisim 平台中设计实现支持五条指令的 MIPS 单周期 CPU，该处理器能运行简单的内存冒泡排序程序。能利用硬布线控制器以及微程序控制器的原理设计实现 MIPS 多周期 CPU。
2021-03-20 19:01:21
156KB
本文围绕着指令执行过程中需经历的五个阶段，详细描述了处理器中各阶段的逻辑设计及其相关功能模块的设计。这五个阶段包括：取指令阶段IF，指令译码阶段ID，指令执行阶段EXE，存储器读写阶段MEM，寄存器写回阶段WB。相关模块包括：程序存储器imem，控制单元controller，寄存器堆regfile，算术逻辑单元alu，数据存储器dmem。在完成了CPU的整体逻辑设计后，通过Modelsim仿真软件在所设计的CPU上运行了测试程序，测试输出波形表明了处理器逻辑设计的正确性。
2021-03-09 19:46:53
232KB
1
Based on Kaby Lake H Processor
September 2016
Revision 2.0
2021-03-09 10:45:46
19.32MB
1
1、了解单周期MIPS CPU架构，为程序设计控制器。
2、了解MIPS指令流水线基本概念，和理想指令流水线的设计。
华中科技大学《计算机硬件系统设计》
2021-03-02 19:18:13
392KB
1
内含CPU所有Verilog源码、论文详细解析，作业成绩为优秀
所有代码和论文皆为原创，严禁二次转载！
2021-03-02 00:13:48
5.04MB
基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现
2021-02-21 10:03:58
9.87MB
1
Logisim扩展版，支持FPGA，VHDL等，来自于加利福尼亚大学官网，可以配合MOOC中华中科技大学的课程进行CPU和存储器的设计等
2021-02-19 12:35:30
11.4MB
1