最新的SV IEEE 1800-2017 和 UVM IEEE 1800.2-2017英文版，适合从事半导体行业的设计和验证工程师参考，ieee 权威文档，包含system verilog 和UVM 两个电子版的资料，文档齐全。
2021-08-02 15:21:21
11.09MB
1
本书讲解了SystemVerilog语言的工作原理，介绍了类、随机化和功能覆盖率等测试手段和概念，并且在创建测试平台方面提供了很多引导性的建议。本书借助大量的实例说明SystemVerilog的各种验证方法，以及如何根据实际的应用情况选择最优的方法达到尽可能高的覆盖率。而且，重点演示了如何使用面向对象编程(OOP)的方法建立由覆盖率驱动并且受约束的基本的随机分层测试平台，此外，还论述了SystemVerilog与C语言的接口技术。
2021-08-02 09:54:28
25.11MB
1
《System Verilog与功能验证》重点介绍硬件设计描述和验证语言System Verilog的基本语法及其在功能验证上的应用；书中以功能验证为主线，讲述基本的验证流程、高级验证技术和验证方法学，以System Verilog为基础结合石头、剪刀、布的应用实例，重点阐述了如何采用System Verilog实现随机激励生成、功能覆盖率驱动验证、断言验证等多种高级验证技术；最后，通过业界流行的开放式验证方法学OVM介绍如何在验证平台中实现可重用性。
2021-07-31 08:46:27
8.95MB
1
SystemVerilog Verification UVM 1.1 Lab Guide.pdf
2021-07-30 15:53:07
30.98MB
1
哈尔滨工业大学 SystemVerilog硬件设计及建模 PPT,
1 简介
2 声明的位置
3 文本值和数据类型
4 用户自定义和枚举数据类型
5 数组、结构体和联合体
6 过程块、任务和函数
7 过程语句
8 层次化设计
9 接口
10 设计实例：状态机、ATM开关
11 行为级和交易级建模
2021-07-23 18:16:40
452KB
1
编写测试平台—HDL模型的功能验证(第二版)
Writing Testbenches using SystemVerilog 中文版
很经典的书籍
这个是第一部分，一共两部分，请全部下载之后解压。然后再一起解压17个包
2021-07-23 16:25:23
22.89MB
1
1.What is Verification
2.Verification Technologies
3.The Verification Plan
4.High-Level Modeling
5.Stimulus and Response
6.Architecting Testbenches
7.Simulation Management
2021-07-22 19:46:51
2.65MB
1
最新版2017年的SystemVerilog标准，官方版本，学习ASIC FPGA验证的必须材料
2021-07-22 18:08:45
15.27MB
1
verilog：1995、2001、2005；SystemVerilog：2005、2009
很有价值的编码参考
2021-07-22 18:07:22
16.18MB
1