内核和存储  高性能 32 位 RISC 内核，最高频率 240MHz， 支持 DSP 指令，集成 FPU 支持浮点运算  FFT 加速器：最大支持 1024 点复数 FFT/IFFT 运算，或者是 2048 点的实数 FFT/IFFT 运算  集成 224KB SRAM（含 4KB TCM）， 32KB （I-Cache）， 32KB（D-Cache）  内置 16Mbit SPI FLASH，存储代码及数据  内置 EFUSE 配置存储器  2 线 SDP（Serial Debug Port）调试口，具备断 点调试和代码追踪能力  40 个中断向量  4 层中断优先级 音频 4 路 Audio-ADC， SNR ≥ 94dB  ADC 采样率支持 8KHz / 11.025KHz / 12KHz / 16KHz / 22.05KHz / 24KHz / 32KHz / 44.1KHz / 48KHz  最大支持 4 路数字麦克风或 2 路模拟麦克风， 模拟麦克风带 AGC（自动增益控制）功能  ADC LINE-IN 支持单端输入或差分输入  3 路 DA

verilog单周期处理器（目前无流水线）（risc-v）

RISC CPU片上cache的设计，陈夏文，蔡敏，本文主要介绍了一款RISC结构CPU的片上Cache（高速缓冲存储器）的设计，从系统级、电路级到版图级详细地介绍了主要的设计方法、cache的�

数据通路、指令周期流程图、RISC指令系...

RISC-V开源平台Pulpino验证相关的讲解文章

基于FPGA的嵌入式CPU开发，verilog编写，完全仿真可用

瑞萨科技（Renesas Technology）和日立（Hitachi）公司近日宣布开发32 bit 精简指令集（RISC）CPU内核SH-2A，以用于汽车、工业和民用的控制设备。 SH-2A向上兼容SuperH? RISC微处理器SH-2的CPU内核，它主要提高了性能和编码效率。SH-2A适于实时应用并且特别适合单片微控制器及汽车引擎控制系统和民用、工业产品例如打印机和AC伺服系统的片内系统（SoC）。 SH-2A技术特点如下： (1) 采用超标量体系结构和Harvard架构 超标量体系结构允许同步处理2条指令，Harvard架构使用分开的数据和指令总线 (2) 360

官网下载程序Setup_EmbeddedStudio_RISCV_v510b_win_x64.exe

wujian100_open-master乌镇互联网大会期间，阿里平头哥宣布开源旗下MCU平台无剑100 Open，让芯片设计公司、IP供应商、高校、科研院所可以更简单地开发面向下一代的AIoT产品

物联网产业链专题报告-RISC-V大有可为.docx