开源的处理器指令集平台和开源的深度学习加速器平台,两者结合可以提供更多种的可能。文档给第一次接触这两个项目的人,提供入门级的参考。
2019-12-21 20:01:53 1.43MB 深度学习
1
RISC-V中文架构手册 RISC-V-Reader-Chinese-v2p1 RISC-V中文架构手册
2019-12-21 20:00:07 7.88MB RISC-V RISC-V RISCV中
1
verilog设计的精简指令集8位CPU源代码,里面有验证平台,以及后端DC的综合报告,门级网表,以及覆盖率报告。
2019-12-21 19:57:44 191KB RISC CPU 8位 verilog
1
Adding a Binarized CNN Accelerator to RISC-V for Person Detection
2019-12-21 19:55:48 10.43MB risc-v cnn 加速器 detect
1
使用Verilog 写 RISC CPU 资料和代码,内容广,是CPU设计的备之作
2019-12-21 19:32:13 861KB RISC CPU Verilog
1
solution manual for Computer Organization and Design RISC-V Edition 课后习题答案
2019-12-21 19:31:13 16.9MB risc-v solution man
1
本文件手把手教你设计 CPU——RISC-V 处理器,有完整的Verilog代码与详细的技术手册,基于蜂鸟E200设计与实现,分享出来,供大家一起学习
2019-12-21 19:22:41 30.08MB RISC-V
1
利用Xilinx的Vivado套件(包括VivadoHLS)设计的精简指令集CPU架构,里面包含了各个模块所需的仿真文件。下载资源的人需要先了解一下ARM指令集与ARM架构。
2019-12-21 18:58:51 978KB Vivado CPU RISC HDL
1