四个HLS入门得例子，Xilinx暑假计划的作业，步骤特别详细，比一众的开发板教程要好的多，里面详细讲解了为什么进行这样的directives，以及这些directives的作用

Vivado Design Suite User Guide High-Level Synthesis。 UG902 (v2018.3) December 20, 2018。 The Xilinx® Vivado® High-Level Synthesis (HLS) tool transforms a C specification into a register transfer level (RTL) implementation that you can synthesize into a Xilinx field programmable gate array (FPGA). You can write C specifications in C, C++, or SystemC, and the FPGA provides a massively parallel architecture with benefits in performance, cost, and power over traditional processors. This chapter provides an overview of high-level synthesis.

AMD High Definition Audio Device_7.12.0.7700.zip，驱动专业下载

使用时域图像锐化技术对黑白图像进行图像锐化和高增强滤波

在Matlab中实现持续时间高阶隐马尔可夫模型（DHO-HMM）及其在语音识别中的应用。

免费下载

由Intel公司出版的一本书，专用于高速的电路设计。包括高速设计的原理，信号完整性的模型，仿真相关。高速PCB设计等。该书都有较为具体的描述。

固定 Fixie 是一个 Python FIX 解析库和用于处理 FIX 数据的最终用户工具集合。 工具 独立的可执行工具位于Fixie.Tools模块中。 FixToJson.py 将 FIX 逐行转换为 JSON。 接受来自stdin或单个文件参数的输入（可能是文件名以.gz结尾的 gzip 存档）。 GenerateTagMappings.py 用于基于 CSV 文件（不经常运行）为Fixie/Tags.py生成新内容。 ViewFix.py Pretty 打印一组以行分隔的 FIX 消息，例如来自日志文件（可能是 gzip 存档）。 为了便于人类使用，枚举在其值后显示解释，并且原始 FIX 消息的长度是有限的。 > Fixie/Tools/ViewFix.py data/secdef-test.dat 0: 1128=9|9=667|35=d|49=CME|34

Shadesmar 指针。 使用系统共享内存传递消息的IPC库。 通信模式是类似于ROS和ROS2的publish-subscibe或RPC。 所需的软件包：Msgpack 注意：Pre-alpha软件。 产品特点 多个订阅者和发布者。 多线程RPC支持。 使用循环缓冲区在进程之间传递消息。 比使用ROS时使用网络堆栈更快。 分散的，没有。 允许传递序列化消息（使用msgpack ）和原始字节。 无需为消息定义外部IDL文件。 使用C ++类作为消息定义。 发布-订阅 发布者： # include # include int main () { shm::memory::DefaultCopier cpy; shm::pubsub::Publisher pub ( " topic_name " , &cpy); const uint32_t data_size = 1024 ; void *data = ma

Android高性能编程（Android High Performance Programming）-2016年英文原版，0积分——Build fast and efficient Android apps that run as reliably as clockwork in a multi-device world