快速傅立叶变换(FFT)作为时域和频域转换的基本运算,是数字谱分析的必要前提。传统的FFT使用软件或DSP实现,高速处理时实时性较难满足。FPGA是直接由硬件实现的,其内部结构规则简单,通常可以容纳很多相同的运算单元,因此FPGA在作指定运算时,速度会远远高于通用的DSP芯片。FFT运算结构相对比较简单和固定,适于用FPGA进行硬件实现,并且能兼顾速度及灵活性。本文介绍了一种通用的可以在FPGA上实现32点FFT变换的方法。
2023-03-21 11:07:18 7.98MB fpga 傅里叶变换(
1
altera sopc ps2键盘ip,带ps2键盘数据手册,
2023-03-17 14:22:06 208KB ps2键盘 ip核 sopc altera
1
Vivado调用DDS IP实现扫频信号
2023-03-15 20:57:49 18.14MB FPGA DDS
1
基于独立分量分析的胎儿心电信号提取,段承璋,,本文提供了一种新的应用方法即利用独立分量分析来提取胎儿心电系信号,独立分量分析(independent component analysis ICA)是近年来发展��
2023-03-15 10:28:16 274KB 独立分量分析
1
MTK最新84G LTE手机芯片 MT6595 手机参考原理图共享
2023-03-13 20:37:53 2.31MB MT6595
1
居民的购房意愿在整个宏观层面上影响着整个社会结构的变迁和转型。文中基于500份居民购房意愿调查问卷,利用主成分分析法提取了主要特征,对主成分序列建立了支持向量机分类模型。五折交叉验证结果表明:分类效果良好,对政府和房地产开发商进行客户细分、制定营销策略有一定的借鉴意义。
1
3*3卷积与2*5卷积对神经元大小的设置 #这里kerner_size = 2*5 class CONV_NET(torch.nn.Module): #CONV_NET类继承nn.Module类 def __init__(self): super(CONV_NET, self).__init__() #使CONV_NET类包含父类nn.Module的所有属性 # super()需要两个实参,子类名和对象self self.conv1 = nn.Conv2d(1, 32, (2, 5), 1, padding=0) self.conv2 = nn.Conv2d(32, 1
2023-03-03 14:46:01 67KB c OR padding
1
导读:联发科技针对“超级中端市场(Super-mid Market)”推出性能卓越的MT8127平板SoC,具备先进的多媒体功能、高性能、低功耗且价格平易近人。   联发科技日前发布性能卓越的四平板SoC MT8127,支持最新HEVC (H.265)影片播放标准,经过高度整合及优化,可较H.264标准平均省下50%的影片带宽。   MT8127支持联发科技领先业界的四合一无线连接芯片,整合Bluetooth 4.0、WiFi、FM接收器与GPS,有助于终端厂商缩短上市时间,同时降低PCB面积及相关成本。   联发科技的MT8127采用频率1.5GHz的ARM Cortex-A7四
1
修改了官方IP,具体介绍见博客
2023-03-01 19:49:48 28.22MB ZYNQ FPGA AXI4
1
5个armarm6_verilog,arm7_verilog_1,arm7_VHDL,Core_arm_VHDL,nnARM01_11_1_3 arm6_verilog.rar 一个最简单的arm内,verilog写的,有点乱 arm7_verilog_1.rar J. Shin用verilog写的arm7心,结构良好,简明易懂 nnARM01_11_1_3.zip.zip nnARM开源项目,国防科技大学牛人ShengYu Shen写的,原来放在opencores上,因为写得太好了,后被ARM公司封杀~~这里是目前我能找到的最终版本了~ Core_arm_VHDL.rar VHDL语言实现的arm内,可以在http://www.opencores.org/project,core_arm下载到,不过还不是非常完整,有些小bug ARM7_VHDL.rar Ruslan Lepetenok用VHDL写的arm内,也非常不错
2023-03-01 08:55:43 1.1MB ARM FPGA IP_CORE Verilog
1