5个arm核 arm6_verilog核arm7_VHDL等

上传者: yeziqiang | 上传时间: 2023-03-01 08:55:43 | 文件大小: 1.1MB | 文件类型: RAR
5个arm核arm6_verilog,arm7_verilog_1,arm7_VHDL,Core_arm_VHDL,nnARM01_11_1_3 arm6_verilog.rar 一个最简单的arm内核,verilog写的,有点乱 arm7_verilog_1.rar J. Shin用verilog写的arm7核心,结构良好,简明易懂 nnARM01_11_1_3.zip.zip nnARM开源项目,国防科技大学牛人ShengYu Shen写的,原来放在opencores上,因为写得太好了,后被ARM公司封杀~~这里是目前我能找到的最终版本了~ Core_arm_VHDL.rar VHDL语言实现的arm内核,可以在http://www.opencores.org/project,core_arm下载到,不过还不是非常完整,有些小bug ARM7_VHDL.rar Ruslan Lepetenok用VHDL写的arm内核,也非常不错

文件下载

资源详情

[{"title":"( 6 个子文件 1.1MB ) 5个arm核 arm6_verilog核arm7_VHDL等","children":[{"title":"arm core introduction.txt <span style='color:#111;'> 500B </span>","children":null,"spread":false},{"title":"arm7_verilog_1.rar <span style='color:#111;'> 60.80KB </span>","children":null,"spread":false},{"title":"nnARM01_11_1_3.zip.zip <span style='color:#111;'> 334.10KB </span>","children":null,"spread":false},{"title":"ARM7_VHDL.rar <span style='color:#111;'> 66.15KB </span>","children":null,"spread":false},{"title":"arm6_verilog.rar <span style='color:#111;'> 7.32KB </span>","children":null,"spread":false},{"title":"Core_arm_VHDL.rar <span style='color:#111;'> 753.73KB </span>","children":null,"spread":false}],"spread":true}]

评论信息

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明