搜索【testbench verilog】的结果

数字逻辑设计及应用教学课件：5-1 verilog HDL-CHENYU.ppt

2022-06-16 20:00:18 3.29MB 计算机 互联网 文档

verilog编写的FIFO

数字信号处理中经常使用到FIFO存储器，本程序就是用verilog语言编写的FIFO存储器，将每个模块分开，层次清晰。

2022-06-16 19:11:41 2KB verilog FIFO

1

抢答题.zip

该程序是六位抢答器的EDA的Verilog程序，设有提前抢答报警

2022-06-16 14:38:07 1.32MB EDA Verilog

1

DAC8811 Verilog驱动（Basys3成功验证）

DAC8811Verilog驱动，用两路DAC8811产生两路正弦波，通过按键可以调节频率为1kHz、10kHz、100kHz（运放opa2340波形完美）

2022-06-16 10:59:32 574KB Verilog 驱动 FPGA DAC8811

1

vscode的Verilog插件.zip

2022-06-16 09:00:15 3.6MB 编程语言 软件/插件 verilog

1

Quartus II使用modelsim过程（含testbench）

Quartus II 使用modelsim 过程含testbench

2022-06-15 16:59:06 3MB modelsim quartusii testbench

1

驱动蜂鸣器演奏歌曲

FPGA开发板蜂鸣器 verilog语言代码

2022-06-15 16:11:21 3.73MB 蜂鸣器 FPGA verilog语言

1

verilog eda 秒表

verilog eda 秒表1）熟悉EDA环境下的复杂逻辑模块的设计方法、设计过程及其注意事项； 2）学习EDA软件Quartus-II的使用； 3）学习硬件描述语言VHDL/Verilog HDL并进行编程； 4）学习秒表功能设计和LCD显示的基本原理、控制流程

2022-06-15 14:31:54 26KB 秒表

1

uart_tx_byte.zip

传统的串口通信协议只能一个字节一个字节的发送，当遇到需要同时发送多个字节数据时，就不行了，但是这个项目可以根据自己的需要通过串口发送多个字节数据，而不是只能发送一个字节

2022-06-15 09:43:28 153KB verilog uart 多字节

1

Verilog程序设计交通灯控制.doc

Verilog程序设计交通灯控制

2022-06-14 19:07:04 28KB 文档资料