基于Quartus II 2.0使用及三芯片验证电路实验 实验报告

Quartus II LogicLock 使用教程，转自一个台湾论坛。

数字电子线路基础：3-1 Quartus II软件使用及门电路实验.docx

第四章 基于决策理论的调制样式识别 23 首先计算修正相位序列  C i ：                 1 2 , 1 1 2 , 1 1 , C i i i C i C i i i C i                              如果 如果 其他 (4-22) 则无折叠相位  t 为      i i C i   ＝ (4-23) 所以非线性相位由下式计算     2 c NL s f i i i f     ＝ (4-24) 由此可见，计算非线性相位分量  NL i 必须确知载频 cf (3)非弱信号段判决门限 t a 的选取 在前面讨论的特征提取算法中，为了避免弱信号段信噪比差对特 征值提取的影响，都采用了在非弱信号段提取（瞬时相位或频率）特 征参数以及进行载频估计的特殊处理。如何选取非弱信号段，判决门 限 t a 的确定就成为问题的关键。显然 t a 选得太低，其作用就不大，而选 得太高则会丢失有用的相位信息而导致错误识别。一种比较直观的选 取 是以  na i 的平均值作为判决门限 ta ，即：       1 n t n a E a i a E a i m    (4-25) t a 值的这种直观分析判断与理论分析是相符合的。因为理论分析表明， 对模拟调制信号 t a 的最佳值 topt a 的变化范围为 0.858～1，而对数字调制 信号 topta 的变化范围为 0.9～1.05， 所以非弱信号段判决门限 ta 取为 1 是比较合适的。 4.4 仿真及结果分析 4.4.1 数字调制信号的产生 软件无线电中各种调制信号都是通过正交调制实现的，在 2.2 节 中已对 2 , 2 , 2ASK PSK FSK 和 QAM 信号的正交调制产生进行了具体说明。 下 面 将 叙 述 本 论 文 中 数 字 调 制 信 号 的 产 生 ， 即 2 , 4 , 2 , 4 , 2 , 4ASK ASK PSK PSK FSK FSK 六种数字调制信号的产生。

2.1 研究背景 调制方式识别是介于能量检测和信号完全解调之间的过程。对于 能量检测只要知道接收信号粗略的中心频率和带宽。而信号解调不仅 需要知道精确的中心频率和带宽，还必须知道该信号采用的调制方式 以及对应的调制参数。而调制方式识别的成功率则依赖于待识别调制 方式集合的情况，以及各种先验信息。当集合中待识别的调制方式较 多，尤其包含复杂调制方式时，就要求几乎精确的中心频率和带宽， 对于相对简单的识别集合，则可以适当放宽上述条件。 调制方式识别系统一般包括三个部分，即接收机前端、调制识别 器和输出部分。接收机前端完成信号检测和频率变换。调制识别器识 别信号的调制方式，并提取调制参数。输出部分实现信号解调的信息 处理。 调制方式识别是基于软件无线电的通信系统或者通信对抗应用的 重要环节。首先，只有正确地估计信号调制方式和参数，才能正确地 解调。其次，了解调制方式和参数有助于信号证实和确定合适的干扰 波形。 2.2 发展概况 早期的调制识别方法是采用一系列不同调制方式的解调器，接收 的高频信号经下变频为中频后，输入各解调器，获得可观察或可听的 信号，再由操作人员用耳机、示波器 或频谱仪分析解调结果，人为地 判定调制方式。操作员一般通过中频时域波形、信号频 谱、瞬时幅度、 瞬时频率和信号的声音等等信息进行判断。人工参与的识别需要有经 验的操作人员，一般可以成功识别持续较长时间、码元速率较低的幅 度键控（ASK）信号 和调制指数较大的频移键控（FSK）信号，但不 能识别需要相干处理的相移键控（PSK）信号。这种人工参与的识别 方法，判决结果包含人的主观因素在内，会因人而异，所能识别的调 制类型也很有限。而自动调制识别技术不仅可以克服人工参与识别时 遇到的各种困难，而且对中心频率和带宽的估计误差、相邻信道串音、 噪声和衰落效应等干扰因素也具有很强的鲁棒性。

五、实验步骤 1. 通过QuartusII建立一个新项目； 2. 建立项目时选Cyclone系列（family）的目标器件（devices）EP4CE6E22C8 3. 新建图形设计文件，调用相关元件，设计总体电路原理图，并编译通过； 4. 新建波形矢量文件，添加引脚端口并编辑激励波形，保存该文件并执行时序仿真，观察并分析仿真结果。 *

已将在野火mini开发板验证成功,使用Uvison4集成开发环境,希望对想入门ucos,并且想使用uvison4开发环境的有所帮助

了解EDA集成工具软件Quartus II的使用； 了解基于PLD的EDA设计流程； 熟悉使用QuartusII原理图方式进行数字逻辑电路设计的方法； 熟练掌握使用QuartusII对逻辑电路进行仿真。

1.在图形编辑器中设计一个3位的十进制加法计数器，以xxxcnt3.gdf命名保存(‘xxx’为您的姓名拼音首字母)。器件设定为EPM7128LC84-6。要求能够从0计数到999。从999归零时产生一个高电平的报警信号。进行波形仿真，验证功能正确。分析此电路的最高计数频率。 2.修改这个计数器的归零值，使其计数到119就归零，增加异步清零功能，加法计数/减法计数控制功能。 3.在文本编辑器中使用VHDL语言设计一个D触发器,具有反向输出端。命名为xxxdff.vhd，仿真验证。

文档是 Quartus II 官方使用手册 v15，供使用 altera 的 fpga 开发人员参考。