这是一个EDA平台下，以VHDL语言设计的编码器译码器的实现，内附截图 是一个完整的课程设计报告，实现仿真效果。。
2022-05-17 23:29:09
130KB
1
RS 编码器，译码器，主要采用FPGA来实现软件使用verilog语言，从原理到硬件的实现，进行了功能仿真 以及板上调试，验证正确
2021-11-06 22:57:06
1.05MB
1
是学习数字电路与逻辑设计方面的绝佳资料！对组合逻辑电路中的中规模集成组合逻辑电路中常见的编码器、优先编码器、译码器等原理及分析步骤等做了详细的阐述。对数字电路的学习者实在是受益无穷！
2021-10-18 00:20:00
7.73MB
1
数电电路multisim仿真电路逻辑门编码器译码器触发器计数器电路抢答器数字电路39个合集
100进制电路测试.ms10
100进制电路测试.ms10 (Security copy)
74LS161测试电路.ms10
74LS161测试电路.ms10 (Security copy)
74LS192电路.ms10
74LS192电路.ms10 (Security copy)
D触发器到T'触发器测试.ms10
D触发器到T'触发器测试.ms10 (Security copy)
D触发器测试电路.ms10
D触发器测试电路.ms10 (Security copy)
JK触发器变为T触发器测试.ms10
JK触发器变为T触发器测试.ms10 (Security copy)
JK触发器测试.ms10
JK触发器测试.ms10 (Security copy)
RS基本触发器测试.ms10
RS基本触发器测试.ms10 (Security copy)
任意进制电路设计74LS160.ms10
任意进制电路设计74LS160.ms10 (Security copy)
四人表决器.ms10
四人表决器.ms10 (Security copy)
奇偶校验电路(Parity.pdf
奇偶校验电路.ms10
奇偶校验电路.ms10 (Security copy)
抢答器.ms10
抢答器.ms10 (Security copy)
火灾报警.ms10
火灾报警.ms10 (Security copy)
简易密码锁设计.ms10
简易密码锁设计.ms10 (Security copy)
简易测频仪.ms10
简易测频仪.ms10 (Security copy)
简易秒表电路.ms10
简易秒表电路.ms10 (Security copy)
编码器74LS148D.ms10
编码器74LS148D.ms10 (Security copy)
译码器电路.ms10
译码器电路.ms10 (Security copy)
逻辑门.ms10
逻辑门.ms10 (Security copy)
2021-08-21 19:10:17
6.12MB
计数器电路触发器编码器译码器逻辑门数电电路Multisim仿真源文件20个合集:
100进制电路测试.ms10
100进制电路测试.ms10 (Security copy)
74LS161测试电路.ms10
74LS161测试电路.ms10 (Security copy)
74LS192电路.ms10
74LS192电路.ms10 (Security copy)
D触发器到T'触发器测试.ms10
D触发器到T'触发器测试.ms10 (Security copy)
D触发器测试电路.ms10
D触发器测试电路.ms10 (Security copy)
JK触发器变为T触发器测试.ms10
JK触发器变为T触发器测试.ms10 (Security copy)
JK触发器测试.ms10
JK触发器测试.ms10 (Security copy)
RS基本触发器测试.ms10
RS基本触发器测试.ms10 (Security copy)
任意进制电路设计74LS160.ms10
任意进制电路设计74LS160.ms10 (Security copy)
四人表决器.ms10
四人表决器.ms10 (Security copy)
奇偶校验电路(Parity.pdf
奇偶校验电路.ms10
奇偶校验电路.ms10 (Security copy)
抢答器.ms10
抢答器.ms10 (Security copy)
火灾报警.ms10
火灾报警.ms10 (Security copy)
简易密码锁设计.ms10
简易密码锁设计.ms10 (Security copy)
简易测频仪.ms10
简易测频仪.ms10 (Security copy)
简易秒表电路.ms10
简易秒表电路.ms10 (Security copy)
编码器74LS148D.ms10
编码器74LS148D.ms10 (Security copy)
译码器电路.ms10
译码器电路.ms10 (Security copy)
逻辑门.ms10
逻辑门.ms10 (Security copy)
2021-08-04 18:07:23
6.12MB
RS 编码器，译码器，主要采用FPGA来实现软件使用verilog语言，从原理到硬件的实现，进行了功能仿真 以及板上调试，验证正确
2021-05-09 20:50:05
1.05MB
1
egin
if clk'event and clk = '0' then
datacon
dataflag
dataflag
dataflag
dataflag
dataflag
dataflag
dataflag
dataflag
dataflag <= dataflag;
end case;
BDataOut <= dataflag;
end if;
2021-05-08 08:42:52
188KB
1
RS 编码器，译码器，主要采用FPGA来实现软件使用verilog语言，从原理到硬件的实现，进行了功能仿真 以及板上调试，验证正确
2019-12-21 21:59:23
1.06MB
1