在进行FPGA设计与开发的过程中，仿真验证是不可或缺的一环，尤其当涉及到IP核，比如Altera三速以太网IP核时，仿真就显得尤为重要。Quartus II是Altera公司推出的一款综合性的FPGA设计软件，它集成了逻辑设计、时序分析和布局布线等多个环节。Modelsim-Altera则是与Quartus II配套的仿真工具，用于验证逻辑设计的正确性。
在Quartus II 15.0版本中，仿真流程中一个重要的步骤是设置NativeLink。NativeLink能够将Quartus II工程文件与Modelsim-Altera仿真工具进行关联，以便于用户能够更加方便地进行仿真验证。在编译完成，没有错误的情况下，我们可以通过以下步骤来设置NativeLink：
点击Quartus II界面中的"Assignments" -> "Settings"，在弹出的对话框中选择"EDA Tool Settings"（红框1处），接着选择"Simulation"（红框2处）。在设置过程中，需要核对红框3处和4处是否与图上设置的一致。随后，勾选红框5处的"Compile testbench"选项，点击红框6处的"Test Benches"以进入新的testbench设置窗口。
在testbench设置窗口中，点击"New"创建一个新的Testbench设置脚本。然后，点击NewTestBenchSettings选项卡中的Filename一栏最右侧的三个小点（红框1处所示）。在弹出的文件选项卡中，定位到工程目录下的"_testbench/testbench_verilog/"目录下，选择"_tb.V"文件并Open。返回到NewTestBenchSettings选项卡中后，点击Add将"_tb.v"添加进去。
接下来，需要再次点击那三个小点，进入文件选择选项卡中，并定位到工程目录下的"_testbench/testbench_verilog/models"文件夹中，选择除以"timing"开头的文件以外的其他所有文件。点击Open。这些文件是为了配合仿真TSE IP核而存在的仿真模型，它们组合在一起相当于虚拟了一个物理的网络收发器PHY，使得我们可以模拟真实的板级环境进行仿真测试。
在NewTestBenchSettings选项卡中，Testbench一栏中输入"_tb"，而TopLevelmoduleintestbench一栏中输入"tb"。需要注意的是，尽管文件名字是"_tb.V"，但文件中的testbench顶层实体名字仍然是"tb"。因此，我们不应该直接设置"_tb.V"作为topLevelmoduleintestbench的名字，而应该根据实际情况输入"tb"。
完成设置后，连续点击两次"OK"，回到Settings-<工程名>选项卡中，勾选"Use Script to setup simulation"，并定位到文件"_testbench/testbench_verilog//_wave.do"。这个文件是一个脚本文件，它的主要功能是帮助我们将信号有条理地添加到仿真波形窗口中，使得观察更加直观。点击"Apply"，然后"OK"即可。
至此，NativeLink的设置基本完成。在Quartus II软件中点击"RTL Simulation"按钮就可以启动仿真。仿真过程会比较漫长，因为Modelsim-Altera需要首先对设计文件进行编译，整个过程大约需要3分钟左右的时间。仿真开始后，模型将会自动在波形窗口中添加信号并停在仿真时间0处。由于仿真脚本中没有"run"命令，所以添加完波形后Modelsim将进入等待状态。这时，我们需要手动输入"run-all"命令或者在GUI上点击"run-all"按钮来运行仿真。仿真大约运行10秒后会停下来，此时，我们就可以开始观察波形，并在Transcript窗口中获取仿真过程中的一些数据信息。
通过上述步骤，我们可以完成对Altera三速以太网IP核的仿真测试，观察收发模块和FIFO模块的信号波形，对仿真结果进行初步的分析。在后续的工作中，还需要对仿真结果进行深入的分析，以便进一步优化设计，确保最终的FPGA设计达到预期的功能和性能要求。
2025-01-09 15:20:58
62KB
1
FPGA系统中实现网口有多种方式，包括友晶的DE2-35开发板上使用的NIOS II处理器通过外部MAC芯片DM9000实现的web server，以及DE2-115开发板上使用NIOS II处理器与三速以太网（TSE）IP核实现web server......
2025-01-09 13:48:46
64KB
1
altera 三速以太网 IP 核user guide，官方资料，很全面，如果开发遇到问题也可以找我问
2021-09-23 13:55:18
2.38MB
1
基于开源代码修改，原代码网络IP头部计算错误，移除mac部分，适配xilinx三速以太网ip，已验证
2021-09-11 09:07:12
22KB
1
本代码是基于Altera Arria ii ep2agx65芯片实现的100M/1000M网代码，主要完成fpga向PC的UDP发送实现（verilog)
2021-07-09 15:53:48
1.55MB
1