FM 调频波调制解调 FPGA Verilog 代码 Xilinx Vivado 工程 FIR 使用 https://blog.csdn.net/qq_46621272/article/details/125337119 文章有该代码详细说明 https://blog.csdn.net/qq_46621272/article/details/125292610 FIR 使用详解
2022-07-27 13:04:03 540KB FPGA FM调制解调 verilog FIR
1
AM 调幅波调制解调 FPGA Verilog 代码 Xilinx Vivado 工程 FIR+FIFO应用 https://blog.csdn.net/qq_46621272/article/details/125384724 文章有该代码详细说明 https://blog.csdn.net/qq_46621272/article/details/125292610 FIR 使用详解
2022-07-27 13:03:00 268KB FPGA VERILOG vivado AM调制解调
1
AD转换芯片7266 verilog控制代码,每一步都带有注释,容易理解,网上的基本都不能用。
2022-07-26 12:13:38 7KB fpga verilog
根据全国大学生电子设计竞赛题目《简易数字频率计》的要求设计,测量范围0-1Mhz ,测量精度满足题目中要求, 所用开发板为 xilinx spartan 3ES。具体设计过程可以参考博客 。http://blog.csdn.net/li200503028
2022-07-12 16:13:16 1.31MB 频率计 FPGA verilog
1
AD转化驱动程序 使用初学者 我适当的加了注释 谢谢
2022-06-27 12:59:06 2KB FPGA VERILOG TLC549
1
比视频教程还好的FPGA教材,我就是看这些资料一步一步学会FPGA的, 内容包含《Verilog语言入门》《Verilog HDL那些事儿--建模篇》《Verilog HDL那些事儿--时序篇》《NIOS II那些事儿》(如果一点FPGA基础都没有的,按上述顺序看就行)
2022-06-26 09:46:45 22.08MB FPGA Verilog Quartus Nios
1
用vivado 开发的 SPI 读写 LMH0387,主要文件是spi.v。
2022-06-25 18:05:02 84.21MB vivado fpga verilog spi
1
基于FPGA的verilog语言的双人对战井字棋程序,用8x8的双色点阵显示,4x4的矩阵键盘1~9实现双人对战,只有一个bug,不能判断输赢!!!!!
2022-06-25 09:08:10 4.26MB fpga verilog
1
verilog中同步复位,异步复位,同步释放优缺点以及PLL配置复位设计
2022-06-21 08:54:13 217KB fpga verilog 同步复位 异步复位
1
以Verilog语言实现波特率固定或可变的RS232串口功能,并且附有实现multisim功能仿真的testbench
2022-06-16 22:55:26 3.83MB FPGA Verilog RS232 仿真
1