目 录 1 目的 4 2 范围 4 3 定义 4 4 引用标准和参考资料 4 5 PCB设计的一般要求 4 5.1 PCB的层间结构 4 5.2 铜箔厚度选择 4 5.3 PCB纵横比和板厚的要求 5 5.4 过孔焊盘 5 5.5 PCB的通流能力 6 5.6 丝印设计 7 5.7 阻焊设计 8 5.8 表面处理 10 5.9 PCB的组合连接方式 11 5.10 拼板方式 12 5.11 孔设计 14 5.12 PCB的板边禁布区和倒角要求 16 5.13 覆铜设计工艺要求 17 5.14 尺寸和公差的标注 17 5.15 基准点 18 6 器件布局要求 19 6.1 通用要求 19 6.2 SMD元件的布局要求 21 6.3 插件元件布局要求 24 6.4 通孔回流焊接的布局要求 25 6.5 压接器件的布局要求 25 6.6 背板器件布局要求 26 7 布线设计 26 8 BGA设计指引 28 8.1 BGA布局要求 28 8.2 BGA基准点要求 28 8.3 BGA焊盘设计 28 8.4 BGA布线设计 28 8.5 BGA区域导通孔的阻焊设计 29
2024-04-10 12:27:44 6.39MB 设计规范 layout 工艺规范
1
使用该规范的产品开发人员应该了解和理解USB2.0规范。具体来说,就是USB 3。x设备必须实现USB 2.0规范中定义的设备框架命令和描述符。以10gbps运行的设备(Gen 2)速度必须实现本版本规范中定义的SuperSpeedPlus增强功能。
2024-04-09 18:50:50 11.41MB usb USB3 SuperSpeed
1
EMV2000支付系统集成电路卡规范、安全和密钥管理、应用规范、持卡人、服务员和收单行接口需求。
1
我们研究具有磁通量的圆环上的杂散弦理论。 不消失的通量可以导致的非通用轨距动力学函数,这是与该理论相反的杂散弦理论的重要特征。 结果发现,基于具有规范对称性的现实模型和三个没有手性异质的夸克和轻子的手性世代,规范耦合的实验值是通过模场值实现的。
2024-04-07 01:48:39 552KB Open Access
1
测量了质子-质子碰撞中Wγγ和Zγγ的产生。 根据在8 TeV质心能量下使用CMS检测器收集的对应于19.4 fb -1的综合光度的数据样本报告基准截面。 信号通过W→ℓν和Z→ℓℓ衰减模式进行识别,其中ℓ是介子或电子。 分别以2.6和5.9标准偏差的显着性测量的Wγγ和Zγγ的产生与标准模型预测相一致。 另外,在Wγγ产生中对异常四次规范耦合的限制是在8维有效场论的背景下确定的。
2024-04-06 17:32:03 482KB Open Access
1
USB 3.0 Specification 完整版电气规范
2024-04-03 15:19:27 12.79MB USB3.0 Specification
1
软件测试是为了发现错误而执行程序的过程。或者说,软件测试是根据软件开发各阶段的规格说明和程序的内部结构而精心设计一批测试用例(即输入数据及其预期的输出结果),并利用这些测试用例去运行程序,以发现程序错误的过程。软件测试在软件生存期中横跨两个阶段:通常在编写出每一个模块之后就对它做必要的测试(称为单元测试)。模块的编写者与测试者是同一个人。编码与单元测试属于软件生存期中的同一个阶段。在这个阶段结束之后,对软件系统还要进行各种综合测试,这是软件生存期的另一个独立的阶段,即测试阶段,通常由专门的测试人员承担这项工作。设计测试的目标是想以最少的时间和人力系统地找出软件中潜在的各种错误和缺陷。软件测试的
2024-04-02 18:31:51 259KB 软件测试规范
1
本标准规定了调控机构集中监控的一次设备、二次设备及辅助设备的监控信息分类、信息描述、告 警分级、传输方式,明确了监控信息相关应用要求。 本标准适用于国家电网公司系统 110(66)kV 以上电压等级的交流变电站,35kV 变电站可参照 执行。
2024-04-02 13:15:33 439KB 设备监控 信息规范
1
制定本规范的目的在于统一元器件 PCB 库的名称以及建库规则,以便于元器件库的维护与管理。本规范的适用条件是采用焊接方式固定在电路板上的优选元器件,以 CADENCE ALLEGRO 作为 PCB建库平台。
2024-04-02 12:43:51 2.14MB 封装库规范
1
题主最近开始接触和FPGA的方案验证相关的工作内容,需要把握FPGA内部资源的详细信息,所以又仔细查看了官方的器件手册。这一次给大家分享的内容主要涉及Xilinx FPGA内的CLBs,SelecTIO和Clocking资源,适合对FPGA设计有时序要求,却还没有足够了解的朋友。
2024-03-30 11:44:20 430KB xilinx FPGA FPGA
1