设计一个可以计时的数字时钟,其显示时间范围是00:00:00~23:59:59,且该时钟具有暂停计时、清零等功能。
2022-05-18 10:22:02 56KB 数字时钟设计 VHDL时钟设计 EDA实验
1
概述: 本设计为基于51单片机的时钟计时器,用AT89C52单片机作为主控制芯片,以及4个四位共阳LED数码管显示时、分、秒。以24小时计时方式运行,能整点提醒(蜂鸣),使用按键开关可实现时、分调整,秒表/时钟功能转换,省电(关闭显示)及定时设定提醒(蜂鸣器)的功能。采用11.597MHZ的晶振,能提高秒计时的精确性。选用的是动态扫描法来实现LED的显示。程序设计简单,并且有详细的中文注释。便于电子爱好者学习应用。程序有主调用程序、计时及秒表中断程序、显示子程序、调时与闹钟时间设定程序。 简易时钟电路设计原理图: 拓展应用: 该设计可以在现有的资源,实现校时、闹钟、秒表、倒计时、计数器的功能。 附件内容包括: 时钟计时器原理图和PCB源文件,用AD软件打开; 源程序(有详细的中文注释); 时钟计时器元件清单; 时钟计时器proteus电路仿真; 带倒计时等多功能数字电子时钟参考设计(包括原理图源文件+源代码+购买地址)
2022-05-18 09:52:45 7.31MB 51单片机 数字时钟 diy制作 时钟计时器
1
此程序使用lcd1602作显示器,实现以下功能: 1.显示时分秒 2.显示年月日及星期 3.时间及日期调整 注意要根据按键和lcd的实际连接方式修改程序
2022-05-16 21:50:42 3KB 51 数字时钟 1602
1
这是一个FPGA数字时钟程序,包含LCD和按键,开关等等资源,并且附有设计报告。 使用举例如下: L13 置高电平,系统清零; L13 置低电平,系统开始计时; 经过一小时一分钟三十秒后,LCD 显示:01:01:30; 此时如果 N17 小时调整置高电平,按下 V4 加一键, LCD 显示:02:01:30; 按下 K17 减一键,LCD 显示:00:01:30。 此时如果 H18 分钟调整置高电平,按下 V4 加一键, LCD 显示:01:02:30; 按下 K17 减一键,LCD 显示:01:00:30。
2022-05-16 16:13:17 3.6MB FPGA 数字时钟 可调 LCD
1
为将要完成数电课程设计的同学们提供一个数字时钟的原理图,proteus可仿真。 加油!!!!!!!!!!!!!!!!!!!!
2022-05-15 19:01:44 26KB proteus 数字电路
1
数字时钟 信号激励源 数字时钟 信号输出
2022-05-13 17:20:46 914KB protues
1
FPGA基于Verilog语言的普通数字时钟计数器代码
2022-05-12 16:02:59 7KB FPGA数字时钟 Verilog HDL 数字时钟
1
EDA数字时钟有时、分、秒计数显示功能,小时为24进制,分钟和秒为60进制以24小时循环计时 2)设置复位、清零等功能 3)有校时功能,可以分别对时及分进行单独校时,使其校正到标准时间 4)时钟计数显示时有LED灯显示;
2022-05-11 11:58:36 465KB EDA数字时钟
1
电子课程设计数字时钟,实验报告word文档。
2022-05-09 19:32:27 1.64MB 数字时钟
1
数码时钟 带有React的简单数字时钟 在项目目录中,可以运行: npm start 在开发模式下运行应用程序。 打开在浏览器中查看它。 如果您进行编辑,则页面将重新加载。 您还将在控制台中看到任何棉绒错误。 您也可以在以下位置查看该应用程序的工作: :
2022-05-04 18:28:35 191KB JavaScript
1