通过本实验掌握半加器和全加器的设计与实现方法,能够使用半加器或全加器设计并实现多位二进制加法运算。
2021-05-04 17:00:11
105KB
1
proteus8.6：译码器74LS138和门电路设计一个全加器
全加器英语名称为full-adder，是用门电路实现两个二进制数相加并求出和的组合线路，称为一位全加器。一位全加器可以处理低位进位，并输出本位加法进位。多个一位全加器进行级联可以得到多位全加器。
2021-04-21 14:11:10
7KB
1
这个是在QuartusII 平台上用VerilogHDL语言写的四位全加器工程，用的是原理图输入方式。
其中包含三个文件夹对应的三个工程分别为一位半加器、一位全加器、四位全加器；从底向上的编程思想，先建立一位半加器工程-接下来是一位全加器-最后4位全加器--三个工程皆可独立运行。
芯片选的是用的Cyclone II：EP2C35F484I8芯片。
其中双击.qpf文件可直接打开此工程；双击.v文件可打开此程序源码；双击.vwf可打开此工程的仿真文件，可以直接仿真结果。
有疑问可随时私聊我解答。
2021-04-19 20:21:58
1.20MB
1
全加器是实现算术加法运算的基本器件，常规使用是构成1位或多位二进制数算术加法运算电路。本文探讨了对全加器进行逻辑功能扩展的方法，目的是探索全加器进行非常规使用改变应用方向的逻辑设计技术，即用多个一位全加器组合、连接构成对多个输入量算术加运算电路，输入变量中1的个数不同，相加的结果也就不同，在相加结果的基础上再进行多数表决、奇偶数判别等逻辑判别电路的设计。所述方法的创新点是提出了全加器改变应用方向的逻辑设计方法。
2021-01-29 11:13:06
772KB
1
本文档的作用内容详细介绍的是EDA使用教程之EDA设计技术实验指导书资料免费下载
实验包括了：组合逻辑电路设计，时序逻辑电路设计，异步计数器的设计，全加器的设计，七段数码管显示电路的设计，信号发生器设计，四人抢答器设计，有限状态机的设计，交通灯控制器设计，数字钟设计，出租车计费器设计，频率计的设计还有管脚PIN的资料
2020-05-15 17:03:31
2.37MB
1