用FPGA当主控芯片来采集摄像头OV7670的数据，模块化设计程序，模块之间有详细讲解！

摘 要： 通过权衡几种线性插值算法的显示效果和硬件可实现性，选择用双线性插值算法实现视频缩放，并在FPGA平台上以RAM_FIFO架构作为该算法硬件实现的核心思想，设计主要包括数据缓存模块、系数产生模块以及整体控制模块。结果表明，该设计能够实现任意比例缩放，系统频率高，实时性好，缩放后显示清晰稳定，能够满足实际工程的应用要求。

结合数据采集系统在电力系统中的应用，设计了一种基于FPGA的多路同步实时数据采集系统，该系统将多个功能模块集成到一片FPGA中，构成片上可编程系统,使用一片FPGA完成对A/D转换和双口RAM等模块的控制；给出了系统的硬件原理框图，并结合系统的设计方案对其中的主要功能模块进行了阐述；以此构成的多路同步实时数据采集系统具有性能稳定、实时性强、集成度高、扩展性灵活等特点。

针对电荷耦合器件CCD在进行图像扫描时需要稳定的外部驱动电路支持才能工作,本文介绍了利用Verilog HDL（硬件描述语言）编写TCD1501D型号线阵CCD驱动时序的实现方法,并对工作时序做了分析,还详细介绍了用Verilog HDL完成驱动时序的源代码,最后利用Modelsim进行仿真验证。

基于FPGA的数字时钟设计,verilog HDL语言

Verilog 串行流水线式DSP乘法器设计，代码通过仿真以及下板调试，从输入到输出只用了三个时钟周期

设计并制作一款数字万年历。此数字万年历以“日”为基本计时单位，用8只数码管适时显示“年、月、日”。 此万年历具有区分大小月、调整日期、生日提醒等功能。

【主要内容】FPGA的DDS信号发生器 : DDS_Verilog+源码工程+仿真工程+视频教程+原理图PCB图【适合人群】软件开发【质量保障】任何问题私信我

基于FPGA的超声波测距设计

对于正弦信号发生器的设计，可以采用DDS，即直接数字频率合成方案实现。DDS的输出频率是数字可调的，完全能实现频率为1 kHz～10 MHz之间的正弦信号，这是实际应用中产生可调频率正弦信号波形较为理想的方案。实现DDS常用3种技术方案：高性能DDS单片电路的解决方案；低频正弦波DDS单片电路的解决方案；自行设计的基于FPGA芯片的解决方案。虽然有的专用DDS芯片的功能也比较多，但控制方式却是固定的，因此不一定满足用户需求。而基于FPGA则可以根据需要方便地实现各种比较复杂的调频、调相和调幅功能，具有良好的实用性。专用DDS芯片由于采用特定的集成工艺，内部数字信号抖动很小，可以输出高质量的模拟信号；利用FPGA也能输出较高质量的信号，虽然达不到专用DDS芯片的水平，但信号精度误差非常小，能满足大多数信号源要求。