只为小站
首页
域名查询
文件下载
登录
首页
开发技术
其它
基于FPGA的数字时钟设计
基于FPGA的数字时钟设计
上传者:
huangznp
|
上传时间: 2021-11-12 00:21:31
|
文件大小: 3.07MB
|
文件类型: -
FPGA
基于FPGA的数字时钟设计,verilog HDL语言
文件下载
立即下载
评论信息
其他资源
apache-hive-1.2.1-bin.tar.gz
HC32xxx J-Flash.zip
PCD格式点云数据集
Delphi获取U盘序列号、实现U盘锁
多目标优化算法(一)NSGA2(python版)
web课程设计——jsp投票系统
酒店静态模板(HTML)
lwIP最新的协议栈版本2.1.2版本
2分钟flash动画制作
jdk-8u131-windows-x64 - 官方纯净版
ojdbc8.jar
获取指定进程的内存和cpu使用率
2021-2-19 iter_function.zip
音乐播放器小程序带后端
微信小说分销后台.zip
wpf的listbox滚动翻页
IPFIX技术白皮书
apache-tomcat-6.0.43.rar
.NET MVC 中使用 kindeditor 中图片上传和查看功能
vba批量存储excel图片
NinjaRipper1.6中文版
银行信贷系统需求规格说明数
现代控制理论.ppt
有源电力滤波器谐波检测算法的研究 有源电力滤波器谐波检测算法的研究
VxWorks for ARM 实验教程
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
相关资源标签
Actionscript
C
C#
C++
Delphi
Java
Javascript
Perl
PHP
Python
VB
Web开发
硬件开发
其它
热门下载
人体姿态检测
机械臂避障路径规划仿真 蚁群算法 三维路径规划
mingw-w64-install.exe
2021华为芯片研发岗位笔试题
多目标微粒子群算法MOPSO MATLAB代码
Steam离线安装版
神经·模糊·预测控制及其MATLAB实现PDF + MATLAB程序
C4.5决策树算法的Python代码和数据样本
2020年数学建模B题(国二)论文.pdf
基于Matlab的IEEE14节点潮流计算.zip
VideoDownloadHelper去除120分钟时间限制-高级版.zip
matlab时频分析工具箱+安装方法+函数说明+最新版tftb.
python大作业--爬虫(完美应付大作业).zip
模型预测控制MPC(模型预测电流控制,MPCC)的simulink仿真,2016b版本
云视通端口扫描器.rar
最新下载
redmark迅镭逊镭有线红光扫描枪设置说明手册-V1.1
PCI-Express-M.2-Spec-Rev5.0-Ver1.0
基于407写的VL53l0X程序
DevExpress VCL 23.2.6 Full Source
合成孔径雷达卫星(魏钟铨)
wsl_update_x64.rar
华为防火墙 USG6300 zabbix模版
ctpn_trained_model.caffemodel
K3WISEV12.1的数据字典
Client_for_windows_v1.8.10005.zip