只为小站
首页
域名查询
文件下载
登录
首页
开发技术
其它
基于FPGA的数字时钟设计
基于FPGA的数字时钟设计
上传者:
huangznp
|
上传时间: 2021-11-12 00:21:31
|
文件大小: 3.07MB
|
文件类型: -
FPGA
基于FPGA的数字时钟设计,verilog HDL语言
文件下载
立即下载
评论信息
其他资源
ThinkPHP5.0-快速入门手册(新手教程版).pdf
如何将CST微带模型导入Altium Designer绘制PCB制板
Subspace Identification for Linear Systems Theory, Implementation, Applications
Verilog HDL高级数字设计(第2版) 中文高清版.part3
获取进程信息和计算进程文件的MD5码
全国区县级经纬度-点坐标-高德地图api.xlsx
linux shell的简单实现
(Matlab 2014a 破解Crack.rar
推箱子素材
STC12C5A60S2中文手册
通过随机基础图像表示实现有效的隐私保护Viola-Jones类型对象检测
材料力学2001年硕士研究生入学考试试题.pdf
基于研华PCI_1680的裁床专用通讯协议的实现
Flash actionscript3游戏 是男人就爬100层(可以用道具) as3源码.zip
Java实现敬老院管理系统.rar
vtk—6.3.0
XviD编码器
requestPermissions().rar
基于安卓的财务管理系统
32位CRC FPGA Verilog并行算法
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
相关资源标签
Actionscript
C
C#
C++
Delphi
Java
Javascript
Perl
PHP
Python
VB
Web开发
硬件开发
其它
热门下载
opcua服务器模拟器+opcua客户端工具.rar
基于ray filter的雷达点云地面过滤ROS节点
狂神说Java系列笔记.rar
PSO-LSSVM的MATLAB代码.rar
基于Matlab的IEEE14节点潮流计算.zip
故障诊断数据集及实现代码
房价预测的BP神经网络实现_python代码
适用于eNSP 1.3.00 可加载的USG6000V防火墙设备包
2022学术英语写作(东南大学) 章节测试+期末test答案
JPEG的Matlab实现
BP神经网络+PID控制simulink仿真
Autojs 例子 源码 1600多个教程源码
Android大作业——网上购物APP(一定是你想要的)
OLED显示温度和时间-STM32F103C8T6(完整程序工程+原理图+相关资料).zip
IBM CPLEX 12.10 学术版 mac操作系统安装包
最新下载
C++程序设计语言.第4部分 标准库.原书第4版.pdf
浪潮 5270M3 主板最新BISO固件,BMC固件
赞片CMS最新版 ZanPianCms_v8.20181212
MSP430最小系统原理图
数字媒体技术导论……刘清堂主编
NVIDIA P106-100显卡魔改驱动
mysql-country-with-flag:带国旗的国家和地区代码列表
车载安卓导航大众LOGO开机动画
国家标准CAD图框模板A4,A3,A2,A1等
软件:VSCode 1.70.3 最后支持win7的版本