基于FPGA的实时视频缩放算法设计实现
摘 要： 通过权衡几种线性插值算法的显示效果和硬件可实现性，选择用双线性插值算法实现视频缩放，并在FPGA平台上以RAM_FIFO架构作为该算法硬件实现的核心思想，设计主要包括数据缓存模块、系数产生模块以及整体控制模块。结果表明，该设计能够实现任意比例缩放，系统频率高，实时性好，缩放后显示清晰稳定，能够满足实际工程的应用要求。
文件下载
评论信息
其他资源
- stm32 f1波形发生器.zip
- PSP USB驱动 Type B
- 编译原理中间代码生成器实现C++
- Abaqus材料用户子程序UMAT基础知识及手册例子完整解释
- django网站开发源码
- 微机原理课程设计—电子时钟（完整版）
- 用双线性变换法设计IIR滤波器
- jre1.6安装版（含32位和64位）
- 计算机科学导论原书第二版答案.zip
- 医学图像处理与分析
- VTK-8.0.1编译后，可直接放到pcl-1.8.1下替换
- AD模块PCF8591 DA输出正弦波
- PaintsNow：适用于现代平台和lagacy平台的轻量级脚本驱动图形引擎-源码
- 第3章 k-近邻算法.zip
- mql5中文帮助文档
- jni 开发 帮助文档 api 适合安卓/Android(中文)
- 普通高校实验室考试辅助系统
- 验证手机号码是否正确
- Ubuntu mac主题图片
- 《FPGA应用开发入门与典型实例》 pdf 华清远见10年特献版.pdf
- vc课程实验 实验七
- spring.net中文手册在线版
- SSH网上商城项目源代码完整下载
- SystemView_V252a(Pro破解版)
- MUSIC阵列算法（附代码）
- Ruby安装包rubyinstaller-devkit-2.5.1-1-x64
- java http 发送 put delete post get请求
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明