基于FPGA的实时视频缩放算法设计实现
摘 要： 通过权衡几种线性插值算法的显示效果和硬件可实现性，选择用双线性插值算法实现视频缩放，并在FPGA平台上以RAM_FIFO架构作为该算法硬件实现的核心思想，设计主要包括数据缓存模块、系数产生模块以及整体控制模块。结果表明，该设计能够实现任意比例缩放，系统频率高，实时性好，缩放后显示清晰稳定，能够满足实际工程的应用要求。
文件下载
评论信息
其他资源
- DSM501A基于51单片机示例code
- 模糊控制中隶属度函数的确定方法
- mysql57-community-release-el7-11.noarch.rpm
- 三星DDR800内存条PCB文件和原理图
- 电力电子技术册_第五版_王兆安_课后答案[1-10章].pdf
- VL53l0x的51单片机程序
- stm32f407网络音箱demo.rar
- 前端 纯html js 调用相机识别二维码
- 一款简单的网上订餐系统PHP源码
- 基于php的办公自动化系统的设计与实现
- 110KV变电站的设计毕业论文
- 北交925数据结构13-18考研真题.zip
- 0.96英寸OLED显示屏STM32F030_SPI带字库例程demo例程KEIL 软件工程源码.zip
- 计算机网络安全4751 第二章.docx
- 处理层协议（Transaction Layer Specifications）.doc
- MicroJoiner.7z
- 基于SSH的校园图书馆系统的设计与实现
- vs2017编写的C#连接MySQL，增、删、改、查等功能
- java中国象棋源代码
- verilog 2001 语法标准
- c++对战游戏
- EVplayer3.3.60
- c# Report 报表设计工具 设计布局打印
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明