1、设计任务: 利用 QuartusII 软件,设计一个多功能数字钟,要求显示格式为小时—分 钟—秒钟,调整时间的按键用按键模块的 k1 和 k2,k1 调节小时,每按下一次,小时增加一个小时, k2 调整分钟,每按下一次,分钟增加一分钟。还要通过按键来控制时钟与秒表显示的切换功能,按键 k 没按下时为时钟显示功能,按下时为秒表显示功能。 Ret 按键复位,复位后全部显示 00—00—00。
2022-11-15 10:52:23 1.52MB FPGA电子表
1
xilinx fpga gt wizard serdes手册 用于Xilinx开发查看
2022-11-15 09:52:31 11.33MB fpga
1
数电实验4 四个数码管独立显示
2022-11-15 00:27:00 787KB fpga
1
verilog 交通灯源代码,含交通灯得设计规范
2022-11-14 22:08:57 15KB verilog 交通灯
1
FPGA课程设计——交通灯设计 题目要求 (1) 以车为主体,绿灯、黄灯、红灯、绿灯依次点亮; (2)十字路口,具有两组红绿灯; (3)采用倒计时显示剩余时间,数码管动态显示; (4)红绿灯时间按键可调。
2022-11-14 21:01:07 7.72MB FPGA交通灯设计 FPGA课程设计 Verilog
1
结合频谱移位的二维傅里叶变换FPGA实现
2022-11-14 15:26:35 1.9MB 结合 频谱 移位 二维
1
基于FPGA的自适应滤波器去除检测信号中50Hz工频干扰.pdf
1
简单实用Verilog HDL语句,利用反转实现50MHz转换为100hz,或1000hz,10hz,1hz.改变其中一个参数即可实现。
2022-11-14 09:57:00 224B FPGA Quartus 数字电路
1
2022年正点原子新起点开发板代码
2022-11-13 20:29:59 1.64MB fpga
1
,本文对电路进行分模式设计,综合各模式电路得到基础电路,再在基础电路之上加入模式控制模块的设计方法,从而避免了冗余模块的产生,节省了逻辑资源,并得到结构简洁、逻辑清晰的电路设计。
2022-11-13 18:03:09 78KB FPGA 电子密码锁 模式控制 冗余编码
1