只为小站
首页
域名查询
文件下载
登录
首页
FPGA Verilog HDL语句写50MHz到100hz分频
FPGA Verilog HDL语句写50MHz到100hz分频
上传者:
64086449
|
上传时间: 2022-11-14 09:57:00
|
文件大小: 224B
|
文件类型: V
FPGA
Quartus
数字电路
简单实用Verilog HDL语句,利用反转实现50MHz转换为100hz,或1000hz,10hz,1hz.改变其中一个参数即可实现。
文件下载
立即下载
评论信息
其他资源
LFMCW雷达发射接收信号及测距matlab仿真
LSM&RLS;算法对比
SourceInsight教程及技巧(大全)——最终整合版.pdf
实现arp欺骗的源代码以及详细解释
Weiler-Atherton算法 实现多边形裁剪
itools新版
无线通信Andrea-goldsmith 答案
最权威的Linux BASH Shell 编程中文官方文档
minFunc工具箱
玻璃变晶体的技术:偏振分束深刻蚀石英光栅
Kafka.xmind
操作系统.zip
opengl通过键盘对3d图像进行颜色,光照,旋转等变化
ArcGIS Engine 10 二次开发 esri 内部培训资料
C++程序设计实践指导
sap gui for java ubuntu11
PL2303_Prolific_DriverInstaller_v110.exe
vhdl编写的移位器
dll文件编辑器.exe+dll.edit.zip
Introduction to Java Programming的原码+习题代码
呼叫中心tw等文件播放器
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
相关资源标签
热门下载
基于MATLAB的水果图像识别
QT自制精美Ui模板系列(一)桃子风格模板 - 二次开发专用
IBM CPLEX 12.10 学术版 mac操作系统安装包
校园网规划与设计(报告和pkt文件)
RNN-LSTM卷积神经网络Matlab实现
java-spring-web-外文文献翻译40篇.zip
token登录器.rar
芯片验证漫游指南以及源代码.zip
Python+OpenCV实现行人检测(含配置说明)
中小型企业网络建设.pkt
sqlite运行所需Vc++运行环境,纯净版System.Data.SQLite.dll及SQLite.Interop.dll
基于ray filter的雷达点云地面过滤ROS节点
基于S函数的BP神经网络PID控制器及Simulink仿真和对应代码模型.zip
数据结构课后习题答案
神经·模糊·预测控制及其MATLAB实现PDF + MATLAB程序
最新下载
ibaPDA V8.3.1 2023.6 最新安装包
ildasm.exe 4.6
TIA V15 V14 WINCC CCLicenseService 免狗破解补丁
linux 下 minicom安装包
WAPI证书下载
模拟高清AHD/TVI/CVI转VGA/HDMI/CVBS方案设计原理图
数学分析(华东师大)教案
串口RFID读卡器程序
microsoft visual c++ 14.0
高仿360安全卫士 9.2 界面 (纯qml实现)