搜索【UART】的结果

STM32 ADC/I2C +UART编程

STM32实现4路ADC采集，1路I2C采集，串口传出。使用STM32MX

2019-12-21 20:49:39 15.24MB 4ADC 2I2C

1

Verilog 实现的UART通讯

Verilog 编写的UART核，可以实现可定义形式数据的收到，测试工作正常

2019-12-21 20:43:15 6.45MB 串 Verilo UAR RS23

1

UART收发完整verilog代码

经测试可以正确收发，而且用比较少的资源实现，非诚适合在小芯片或者资源比较少的开发芯片上设计与实现！

2019-12-21 20:42:00 3.34MB uart veriog

1

FPGA（UART），基于QUARTusII环境，verilog语言编写，

本人自己编写的FPGA异步串口通信模块（UART），基于QUARTusII环境，verilog语言编写，包含仿真和全部程序及说明，验证通过，具有很好的稳定性和参考价值！

2019-12-21 20:41:03 2.16MB FPGA UART

1

RN8209C及D初始化及UART通讯参考程序.zip

附件是RN8209C初始化及UART通讯参考程序。（就是一个.C文件）

2019-12-21 20:40:06 7KB RN8209C 串口

1

基于FPGA-VERILOG语言的DS18B20温度检测带上位机UART串口控制

基于FPGA-VERILOG语言的DS18B20温度检测，电脑串口可控制：开关数码管、开关温度转换、设置温度报警范围、开关温度报警、上传当前测量的温度值（转换前与转换后），另外不用串口控制也可以用六位数码管直接显示当前温度值

2019-12-21 20:39:18 16.05MB FPGA Verilog DS18B20 uart

1

UART IP核(verilog代码及说明文档)

使用verilog HDL语言编写的串口IP核，其中的全部代码，经过波形仿真验证，内附说明文档，已经过仿真，可完美运行。

2019-12-21 20:39:03 1.75MB verilog uart ip核

1

使用verilog实现基于FPGA的UART串口收发模块

使用verilog实现基于FPGA的串口收发模块，可在模块内部更改波特率，收发通道独立

2019-12-21 20:36:55 3KB UART FPGA Verilog

1

好几种接口的verilog程序，包括can,eth,iic,uart,usb,vga等

常用接口的FPGA程序，用ISE打开工程文件即可，包括CAN,ETH,IIC,IWBBUSCHANGE,UART,USB,VGA.

2019-12-21 20:33:09 1.85MB can eth iic uart

1

veriog语言实现UART

用veriog语言实现的UART串口，波特率9600，8数据位，1停止位，无校验。vivado2015.2 + basys3 FPGA开发板正常运行。板子不停向上位机循环发送12，34。上位机发送一字节数据可以控制板上8个小灯亮灭。

2019-12-21 20:32:44 3KB veriog UART

1