本设计以FPGA 为基础设计了有三组输入（每组三人），具有抢答计时控制，能够对各抢答小组成绩进行相应加减操作的通用型抢答器；本设计采用FPGA 来做增强了时序控制的灵活性，同时由于FPGA 的I/O 端口资源丰富，可以在本设计基础上稍加修改可以设计具有多组输入的抢答器。

文件夹内包含两本书：《基于FPGA的嵌入式图像处理系统设计》和《基于FPGA的数字图像处理原理及应用》。其中，原理及应用这本书偏重工程应用，详细易懂，有verilog源码好上手。之前找这两个资源，每个资源都用了我十来个积分，心痛。现在把PDF和源码找好了，打包在一起用8个积分吸引有缘人，哈哈，如果你也要用FPGA做数字图像处理，我觉得你一定会选择这个资源。

基于FPGA的TIADC并行采样系统设计

本设计利用 FPGA的高速特性并结合外围器件,如ECL高速比较器,ECL_D触发器,电平转换芯片等实现对纳秒级窄脉冲信号的测量.

电子摄像系统已广泛应用于军用及民用测绘系统中，但是效果受到其载体不同时刻姿态变化或震动的影响。当工作环境比较恶劣，尤其是在航空或野外操作时，支撑摄像机平台的震动会引起图像画面的抖动，令观察者视觉疲劳，从面产生漏警和虚警。所以在运行中，如何稳像成为十分重要的问题，特别是在长焦距、高分辨力的监视跟踪系统中更加突出。具璞蒿、实性性强、体积小巧等特点，得到更广泛的应用。 　　稳像系统的反应速度是电子稳像要解决的关键技术之一。传统的基于“摄像机-图像采集卡-计算机”模式的稳像系统、图像检测和匹配算法全部由计算机以软件方式实现。尽管当今计算机的性能很高，能够部分满足单传感器电子稳系统的实时处理要求，但在

基于FPGA设计一个高速等效采集系统, 采样速率高达1 GHz。通过对被测信号的周期进行测量，动态配置锁相环，使采样时钟的周期刚好比被测信号的周期大1 ns，从而完成对被测信号的等效采样。系统采用Quartus II软件进行系统模块设计，使用NIOS IDE II软件完成软件代码的实现。该系统在以Cyclone III FPGA芯片为核心的DE0开发板上实现，达到了设计要求。

设计了一种以FPGA为主要控制芯片并通过串口与PC机进行数据通信的高速数据采集系统。FPGA内各个逻辑模块利用Verilog HDL语言进行设计，通过各功能模块分别实现高速模数转换芯片控制、数据采集处理以及与PC机之间的数据通信。系统发挥FPGA的并行数据处理能力，较传统以DSP和单片机为主要处理芯片的数据采集系统更能满足高速度、高稳定性、高实时性等要求。

为了实现对高速数据的采集和分析,设计了一种以FPGA为核心逻辑控制模块和串口传输技术的高速数据采集系统。设计采用AD9233模数转换芯片和CycloneII系列的FPGA芯片。FPGA模块的设计采用Verilog HDL硬件描述语言实现,在QuartusII和ModelSim工具中实现软件设计和时序仿真验证。GPS信号的采集实验验证了该系统具有稳定性高、实时性强和准确度高等优点。

不好意思呀，上次发的资源有问题，在其他机子上好像打不开，这次发的都是Pdf格式的，郑重向大家道歉。还有，大家需要什么书，不限哪一方面的，可以发我邮箱。我邮箱：weiwenhui91@163.com

基于FPGA的DPSK调制解调器的全数字实现