设计和实现了基于FPGA的可编程数字下变频器（DDC），用于宽带数字中频软件无线电接收机中，主要完成了数字下变频、数据抽取等功能。采用自顶向下的模块化设计方法，将整个下变频器划分为基本单元，实现这些功能模块并组成模块库。在具体应用时，优化配置各个模块来满足具体无线通信系统性能的要求。
2021-11-13 21:22:11
283KB
1
摘 要： 通过权衡几种线性插值算法的显示效果和硬件可实现性，选择用双线性插值算法实现视频缩放，并在FPGA平台上以RAM_FIFO架构作为该算法硬件实现的核心思想，设计主要包括数据缓存模块、系数产生模块以及整体控制模块。结果表明，该设计能够实现任意比例缩放，系统频率高，实时性好，缩放后显示清晰稳定，能够满足实际工程的应用要求。
2021-11-12 11:20:57
334KB
1
结合数据采集系统在电力系统中的应用，设计了一种基于FPGA的多路同步实时数据采集系统，该系统将多个功能模块集成到一片FPGA中，构成片上可编程系统,使用一片FPGA完成对A/D转换和双口RAM等模块的控制；给出了系统的硬件原理框图，并结合系统的设计方案对其中的主要功能模块进行了阐述；以此构成的多路同步实时数据采集系统具有性能稳定、实时性强、集成度高、扩展性灵活等特点。
2021-11-12 10:05:51
246KB
1
针对电荷耦合器件CCD在进行图像扫描时需要稳定的外部驱动电路支持才能工作,本文介绍了利用Verilog HDL（硬件描述语言）编写TCD1501D型号线阵CCD驱动时序的实现方法,并对工作时序做了分析,还详细介绍了用Verilog HDL完成驱动时序的源代码,最后利用Modelsim进行仿真验证。
2021-11-12 09:58:47
505KB
1
Verilog 串行流水线式DSP乘法器设计，代码通过仿真以及下板调试，从输入到输出只用了三个时钟周期
2021-11-11 23:10:33
2KB
1
设计并制作一款数字万年历。此数字万年历以“日”为基本计时单位，用8只数码管适时显示“年、月、日”。
此万年历具有区分大小月、调整日期、生日提醒等功能。
2021-11-11 22:08:26
103KB
1
【主要内容】FPGA的DDS信号发生器 : DDS_Verilog+源码工程+仿真工程+视频教程+原理图PCB图【适合人群】软件开发【质量保障】任何问题私信我
2021-11-11 21:02:24
595.45MB