搜索【Vhdl】的结果

vhdl数字时钟

用vhdl语言编写的数字时钟，能调整时间，能定时间，还能设定闹钟，自己写的，绝对能用

2021-11-17 17:18:19 66KB vhdl数字时钟

1

VHDL实现出租车计价器

VHDL实现出租车计价器，可以模仿出租车启动计程、停止等待、译码显示功能

2021-11-17 16:16:30 3MB VHDL 计价器

1

课设——基于VHDL的多功能电子钟(附报告及完整代码)

课设——基于VHDL的多功能电子钟附完整题目、源代码以及技术报告

2021-11-17 16:09:50 3.21MB VHDL 多功能 电子钟

1

VHDL 数字钟的设计

实现了时钟、分钟、秒钟分别计数，按键key0控制分钟加一，按键key1控制时钟加一，按键key3控制显示内容，请使用quartusII 11.0或以上版本打开内附引脚配置图

2021-11-17 14:15:18 8.11MB VHDL

1

FPGA时钟 VHDL语言实现

FPGA时钟 VHDL语言实现，使用 quartus 9.1 完成，该软件打开可直接上板测试。

2021-11-17 13:53:14 1.42MB FPGA VHDL 时钟

1

VHDL入门解惑经典实例

很好的一本VHDL书。可以供初学者快速学习，值得收藏啊。

2021-11-17 09:24:08 11.57MB VHDL

1

基于VHDL 语言的浮点乘法器的硬件实现

本文提出了一种基于VHDL 语言的浮点乘法器的硬件实现方法, 就是用VHDL 语言描述设计文件, 用 FPGA 实现浮点乘法, 并在Maxplus2 上进行了模拟仿真, 得到了很好的结果. 该浮点乘法可以实现任意位的乘法运算.

2021-11-17 06:53:39 177KB 浮点乘法器 VHDL

1

VHDL 万年历源代码及设计说明

VHDL 万年历源代码及设计说明，开发工具ALTERLA

2021-11-16 21:13:40 540KB 万年历

1

步进电机定位控制系统VHDL程序与仿真

2021-11-16 20:52:16 29KB 步进电机 定位控制系统 VHDL程序 仿真

1

FPGA开发VHDL设计实例程序

FPGA开发VHDL设计实例程序有27个设计实例，包括DA/AD，频率计、电子琴、波形发生、出租车计价器等等

2021-11-16 20:52:14 1.22MB FPGA VHDL 实例程序

1