智能饮水机控制器的VHDL 设计思路及代码 FPGA
1
Pipelined-FFT:流水线FFT
2021-11-18 21:43:32 30KB VHDL
1
多功能电子钟 计时 秒表 闹钟 校时 整点
2021-11-18 19:29:16 772KB VHDL,verilogHDL
1
基于vhdl的倒计时器,有时分秒位,计时结束响铃提示。
2021-11-18 17:26:10 2.36MB 倒计时 vhdl
1
八位比较器基于VHDL语言 八位比较器基于VHDL语言
2021-11-18 16:18:53 123KB 八位比较器基于VHDL语言
1
八选一数据选择器基于VHDL语言编写 八选一数据选择器基于VHDL语言编写
1
FPGA电子课件(共8章,很全面包括altera和xilinx,附带程序) Xilinx AlteraFPGA最小系统板设计 多功能波形发生器的系统设计 8.2 FPGA对LED显示器的.ppt 8.3 FPGA对LCD显示器的.ppt 8.5 TLC5510接口电路及程序设计.ppt 8.19自动升降电梯控制器设计.ppt 8.16 采用测频原理的数字频率计.ppt 8.15数字基带信号传输码型发生器设计.ppt 8.11二进制相位键控(PSK)调制器与解调器设计.ppt 8.24 步进电机定位控制.ppt 8.20电子时钟设计.ppt 8.17 采用等精度测频原理的频率计.ppt 8.8 FPGA通用异步收发器.ppt 8.12 多进制数字振幅调制(MASK)系统.ppt 8.4 ADC0809接口电路及程序设计.ppt 8.7 TLC7524接口电路及程序设计.ppt 8.6 DAC0832接口电路及程序设计.ppt 8.21 自动售货机控制系统设计.ppt 8.22 出租车自动计价器设计.ppt
2021-11-17 22:25:04 2.92MB fpga altera xilinx vhdl
1
数字电路实验综合版 希望可以有用 是倒计时后加一个功能
2021-11-17 20:37:37 426KB 拔河游戏机
1
北京邮电大学2018年数字电路与逻辑设计实验,实验三:数字钟万年历,能够实现在LCD602上显示年月日星期十分秒,能够12/24小时进制转换,采用VHDL语言,quartus仿真,报告和工程都有了,非常全面!
2021-11-17 18:06:35 2.41MB 北邮 数字钟 万年历 VHDL
1
VHDL语言数码管显示,很棒的
2021-11-17 18:06:24 435KB VHDL
1