license.dat是简化的
license91.dat是包含超全的ip核，当然优先选用超全的啦！
另外，license一般临近的版本也是通用的，比如7、8、10等版本应该也能用！
2019-12-21 19:50:47
763KB
1
Altera破解器6.0-15.1_Windows版合集 ，包含Quartus II Quartus Prime、DSPbuilder的破解
2019-12-21 19:49:10
1.94MB
1
亲测可用
Quartus 17.1版的重大更新内容：
1. 增加了Stratix 10系列的器件库（Intel 真14nm工艺生产，内核速度直接上1GHz，号称全世界最快的FPGA）
2. 集成了HLS编译器，用于C/C++开发FPGA，主要用于信号处理和/或科学计算类设计应用，和一样用C/C++开发FPGA的OpenCL有一些区别。
3. 把一些Quartus内部集成的功能名字改了，让用户特别是初学者更容易理解这些功能的用处：
旧的名字 新的名字
Blueprint Interface Planner
Qsys Platform Designer
EyeQ Eye Viewer
JNEye Advanced Link Analyzer
LogicLock Logic Lock Region
TimeQuest Timing Analyzer
2019-12-21 19:48:44
112KB
1
由本人制作的含有EDA交通灯控制器课程设计，课题内容为：
（1）正常情况下保证主干道的畅通；
（2）当步行街道上的行人要穿过主干道时，通过按钮来发出请求；
（3）当有人按下控制按钮时，主干道变为黄灯，设置计数器计时时间为3秒。
（4）3秒过后，主干道变为红灯，计数器继续计时（计时时间为15秒），在15秒内若有人再次按按钮，计数器不重新计时；
（5）步行街道在主干道变为红灯时指示变为绿灯，行人可通行，在行人通行10秒后绿灯闪烁，5秒后主干道变为绿灯，与此同时步行道变为红灯。
（6）在主干道变为绿灯后，必须保证主干道车辆通行时间达到30秒以上，在此期间，行人按钮无效。30秒过后，若有人再次按下按钮，重复3）的步骤。
2019-12-21 19:48:41
775KB
1
设计一个系统：串口接收频率、相位控制字，控制的DAC输出波形（正弦波、三角波、锯齿波、方波、直流）设计中取DAC输出时钟为50MHz，波形存储深度为512点（取信号的一个周期），用matlab生成mif格式的文件分别存储正弦波、方波、三角波、锯齿波的数据。含testbench，已在开发板上验证。
2019-12-21 19:45:28
491KB
1
数字混频的Veriloag代码，Quartus工程，含testbench仿真。程序设计系统时钟5MHz，625kHz的输入信号与625kHz的本振信号做混频，根据混频原理会得到1.25MHz的和频信号与0Hz（直流），将直流滤除掉得到1.25MHz的有效信号。
2019-12-21 19:45:28
5.14MB
1
调用Quartus的FIR Compiler IP核完成FIR滤波，含testbench与仿真，仿真结果优秀；具体说明可参考本人博客。CSDN博客搜索：FPGADesigner
2019-12-21 19:45:28
2.36MB
1