CPU是广泛使用的串行数据通讯电路。本设计包含发送器、接收器和波特率发生器。设计应用EDA技术，基于FPGA/CPLD器件设计与实现CPU。本文利用Quartus Ⅱ软件仿真环境，基于FPGA(现场可编程门阵列)／CPLD(复杂可编程逻辑器件)设计与实现16位CPU的设计方案。

一、psutil模块 1. psutil是一个跨平台库，能够轻松实现获取系统运行的进程和系统利用率（包括CPU、内存、磁盘、网络等）信息。它主要应用于系统监控，分析和限制系统资源及进程的管理。它实现了同等命令行工具提供的功能，如ps、top、lsof、netstat、ifconfig、who、df、kill、free、nice、ionice、iostat、iotop、uptime、pidof、tty、taskset、pmap等。目前支持32位和64位的Linux、Windows、OS X、FreeBSD和Sun Solaris等操作系统. psutil下载地址（官网）：https://pyp

GCNv2-SLAM-for-cpu-配置流程记录，靠谱，从头到尾，运行通过哈哈哈哈

ARM系列各CPU平台性能和功能对比

CPUFreq开发指南 1 概述 2 代码路径 3 配置⽅法 3.1 Menuconfig配置 3.2 Clock配置 3.3 Regulator配置 3.4 OPP Table配置 3.4.1 增加OPP Table 3.4.2 删除OPP 3.5 根据leakage调整OPP Table 3.5.1 根据leakage调整电压

single-cycle-cpu：单周期RISC-V微处理器

CPU_Scheduling_Simulation：模拟两种操作系统调度算法：先到先服务（FCFS）和循环调度（RR）

计算机组成原理实验说明书_CPU与简单模型机设计实验_西安唐都.pdf

Verilog流水线CPU配套源码（v文件），详细代码注释以及流程分析信息请移步至本人博客“Verilog流水线CPU设计（超详细）” 已经于2019.12.17更新

封装成了类,可以很方便得到系统的CPU频率(注意频率是动态变化的)