搜索【Vivado】的结果

串口猎人工具安装包

用于查看电脑串口数据，方便在vivado SDK进行软核调试

2019-12-21 20:45:35 3.7MB Vivado SDK

1

最全的xilinx vivado ip核license

最全的xilinx，vivado IP核license，供vivado开发者使用

2019-12-21 20:42:43 11KB zynq ip license xilinx

1

xilinx fpga ddr3数据读写工程

该资源为ddr3数据读写代码工程，由vivado2018.2编写。低版本的软件请参考附带的教程，自行配置ip核。开发板为ax7035，芯片为xc7a35tfgg484，ddr3芯片为16bit位宽，直接上板使用，其他芯片需更改相关输入输出管脚。module文件代码量少，适合初学者了解ddr3的读写操作。

2019-12-21 20:42:35 71.73MB fpga verilog ddr3 vivado

1

vivado高层次综合手册

Chapter 1: High-Level Synthesis Introduction to C-Based FPGA Design . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6 Understanding Vivado HLS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14 Using Vivado HLS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23 Data Types for Efficient Hardware . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76 Managing Interfaces . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84 Design Optimization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129 RTL Verification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 183 Exporting the RTL Design. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 193 Chapter 2: High-Level Synthesis C Libraries Introduction to the Vivado HLS C Libraries . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 202 Arbitrary Precision Data Types Library. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 202 HLS Stream Library. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 219 HLS Math Library . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 226 HLS Video Library. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 236 HLS IP Libraries. . . . . . . . . . . . . . . . . . .

2019-12-21 20:40:52 10.44MB fpga vivado 高层次综合

1

MIPS_54条指令CPU

计算机组成原理课设要求做的54条cpu 用verilog HDL在vivado上编写的MIPS指令集的cpu，可以在N4板上下板运行，具体指令再实验报告和test文件夹中有 cputest文件夹是测试指令，在前仿真cpu时可以读取这些txt文件中的指令到内存中去，将结果输出到指定文件中，再与文件夹中的答案对比验证用于前仿真的测试代码与最终的下板代码会有一点差异（关于频率和文件读写等），都是注释掉的，简单修改即可两个实验报告中有比较详细的cpu设计图作为参考

2019-12-21 20:39:36 36.44MB verilog cpu mips vivado

1

HLS中文数据手册

Vivado HLS在ZYNQ-7000上加速opencv的应用。该文档是中文数据手册。

2019-12-21 20:38:26 366KB Vivado HLS

1

HLS：C语言转换FPGA教程（ug871）

ug871-vivado-high-level-synthesis-tutorial： Vivado HLS软件用于将C、C++ 转换为RTL级代码（Verilog等），该过程被称之为HLS 高层次综合。方便软件开发成员进行硬件设计，该文件是Xilinx提供的，用于学习HLS使用的指导文档的完整版。

2019-12-21 20:38:07 10.27MB FPGA Vivado HLS

1

FPGA（XILINX） DDR3 内存条读写测试仿真通过（VIVADO 2015.2）

2019-12-21 20:34:16 36.56MB Verilog FPGA DDR3

1

ddr3_test3_2019.5.rar

软件工具vivado2017.4，DDR3 IP core 仿真代码。非常适合新手学习使用。里面是本人亲自写的，亲测可综合可仿真。可以参考我的博客https://blog.csdn.net/qq_22168673/article/details/90053055，里面有详细的介绍。

2019-12-21 20:34:14 39.92MB Vivado DDR3 FPGA Xilinx

1

FPGA 键盘实现

我是做FPGA的，正在学习中，这次做的是一个基于vivado编写的在basys3开发板上实现键盘控制数码管显示的实验

2019-12-21 20:33:52 488KB FPGA 键盘 basys3 vivado

1

个人信息

热门下载

最新下载

其他资源