1、当前指令地址PC:下条指令地址PC 2、RS寄存器地址:RS寄存器数据 3、RT寄存器地址:RT寄存器数据 4、ALU结果输出 :DB总线 数据 2、七段数
2024-01-04 03:26:21 284KB
1
大二计算机组成原理作业,文件内包含了单周期CPU项目所有模块(包括顶层模块)源代码,纯手写。其中还有用来测试部分模块的仿真代码。
2023-12-26 01:50:44 1.73MB fpga cpu 计算机组成原理
1
基于basys3的四位全加器的实现工程,利用板子上的开关和LED灯来实现二进制四位全加器。
2023-03-15 09:40:19 636KB Vivado basys3
1
内容:本内容为20级线上数电实验一的实验报告(.docx文件)。 作者:江南大学物联网工程学院20级学生。 本文件仅作为参考,如有错误希望各位同学能够指出。文件仅作参考,还需多动手多实践。
2022-10-10 17:49:44 2.09MB 数电 数字电子技术 实验报告 Multisim
1
非常全面的FPGA开发板:Basys2、Basys3的手册以及使用教程
2022-09-24 12:18:35 16.03MB fpga
1
Basys3_Screen_controllingby_VGA
2022-09-19 15:28:29 4.59MB VHDL
1
通过basys3的pmod接口连接ad模块和音频功放模块,电子琴的手动演奏通过键盘获取音调信息。
2022-07-02 00:41:16 22KB 基于basys3的电子琴设计
1
基于basys3板子的交通灯控制系统,使用vavido进行编写
2022-06-22 10:40:13 125KB verilog BASYS3 basys3交通灯 基于basys3
1
DAC8811Verilog驱动,用两路DAC8811产生两路正弦波,通过按键可以调节频率为1kHz、10kHz、100kHz(运放opa2340波形完美)
2022-06-16 10:59:32 574KB Verilog 驱动 FPGA DAC8811
1
该工程仅支持边上BPSK实现,不支持完整的AD/DA过程
2022-01-16 09:10:15 8KB vivado basys3 FPGA BPSK
1