用vivado打开，可以直接进行运行，是计算机组成原理实验课的实验作业，运行有效，都是可以直接跑的过程，不包含basys3板
2019-12-21 20:55:02
1.36MB
1
计算机组成 简单流水线cpu的设计
1.解决数据冒险和结构冒险
2.实现周期结束后各阶段的锁存
3.实现内部前推
2019-12-21 20:52:33
2.5MB
1
Vivado 安装后发现有所需的功能或芯片型号没有添加，按照步骤进行，无需重新安装Vivado，直接进行添加
2019-12-21 20:51:45
515KB
1
Vivado Licence - 到2035年的破解，安装时加入这个Licence路径读入就可以了。
2019-12-21 20:50:58
722B
1
多版本基于FPGA的俄罗斯方块游戏实现，包含5个版本的完整工程，Verilog和VHDL，Vivado和ISE
2019-12-21 20:49:35
18.15MB
1
多周期CPU的实现，在15版的vivado上可以打开，如果需要看到仿真的波形图，可以跑仿真，调节相关参数即可显示出来
2019-12-21 20:45:45
275KB
1
FMC ( FPGA Mezzanine Card ) 简而言之，是具有特定功能的子卡模块。
FPGA 夹层卡 (FMC) 标准由包括 FPGA 厂商和最终用户在内的公司联盟
开发，属于 ANSI 标准，旨在为基础板（载卡）上的 FPGA 提供标准的夹层卡
尺寸、连接器和模块接口。I/O 接口与 FPGA 分离，不仅简化了 I/O 接口模
块设计，同时还能最大化载卡的重复使用率。
本示例为将几个信号通过 ZC706 上的 FMC 接口输出到载卡上。
1. 源代码 ：
module top(clk,CLKW,D3,D2,D1,D0,CLK_RESET,CLK_COMPUTE);
input clk;
output CLKW,D3,D2,D1,D0,CLK_RESET,CLK_COMPUTE;
reg CLKW,D3,D2,D1,D0,CLK_RESET,CLK_COMPUTE;
integer counter = 0;
parameter N = 20;
integer counter1 = 0;
reg clk_div = 0;
initial
begin
等等
2019-12-21 20:45:42
814KB
1